JPH02278503A

JPH02278503A - 磁気抵抗素子駆動回路

Info

Publication number: JPH02278503A
Application number: JP9730689A
Authority: JP
Inventors: Hiromi Matsushige; 松重　博実; Naoki Sato; 直喜佐藤
Original assignee: Hitachi Ltd
Current assignee: Hitachi Ltd
Priority date: 1989-04-19
Filing date: 1989-04-19
Publication date: 1990-11-14

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】〔産業上の利用分野〕本発明は、磁気抵抗素子駆動回路に係り、特に磁気抵抗
素子の電流密度を適正に保持すると同時に外来ノイズお
よびセンス電流源回路の低雑音化を可能とする磁気抵抗
素子駆動回路に関する。

〔従来の技術〕

所定長の磁気記録媒体に予め記録されたデータを再生す
るために磁気抵抗素子（以下、ＭＲ素子と略称する）を
用いることが知られている。この種のＭＲ素子の動作原
理は、ＭＲ素子の抵抗変化△Ｒが該素子に作用する電磁
束φの関数として変化することを利用するものである。

ががる抵抗と電磁束との作用関係の変化を用いて予め記
録された磁気データを再生しているのである。

一般に上記ＭＲ素子の抵抗変化ΔＲは、該素子に作用す
る磁界Ｈの強さの非線形関数（特性曲線）として表現さ
れる。このようなＭＲ素子を上記磁気記録媒体の読取ヘ
ッドとして適用するためには、データ読取の信頼性を確
保するために上記特性曲線の最も直線性の高い領域を中
心として動作するように設定することが望ましい。

ここで、上記ＭＲ素子が予約記録されたデータを再生す
るた杓、該素子に対してバイアス電圧を印加する従来技
術として特開昭５８−９８８２６号公報がある。

上記公報に記載された技術によれば、各一端の端子が直
流電圧に接続されており、読取ヘッドを取り出す他端子
にもＭＲ素子バイアス手段としての電流源が接続されて
いた。

第３図は従来技術におけるＭＲ抵抗素子のバイアス回路
を示す。同図において、１の破線で囲んだ範囲はＭＲ抵
抗素子、２はＭＲ抵抗素子のセンス電流源としてのトラ
ンジスタ、３の破線で囲んだ範囲は電流源エミッタ抵抗
、４の破線で囲んだ範囲はオフセット電圧除去用コンデ
ンサ、５は初段増幅器（前置増幅器）をそれぞれ示して
いる。

同図において、ＭＲ素子１の一端側は直流電源ＶＣＣに
接続されており、ＭＲ素子上の多端側（出力段）は、た
とえばトランジスタ２によるセンス電流源と、オフセッ
ト除去コンデンサ４を介して前置増幅器５の入力端子に
接続されている。センス電流源トランジスタ２のエミッ
タ側は電流源エミッタ抵抗３を介して直流電流Ｖ　Ｅ　
Ｅに接続されている。

〔発明が解決しようとする課題〕

上記従来技術における電流源によるバイアス方法におい
ては、下記のような課題の存在することが本発明者によ
って明らかにされた。

すなわち、ＭＲ素子１から出力される信号を処理する回
路への入力端子において、ＭＲ素子抵抗値のばらつきに
よりオフセット電圧が発生する点である。

このようなオフセット電圧の発生は、処理回路に一般的
に使用される前置増幅を飽和させる傾向をもたらすため
、直流成分を除去する必要があり、そのために第３図に
示すようなオフセット電圧除去用コンデンサ４が必要と
なっていた。かかるコンデンサは実装に際して大面積を
占有することになるため、回路全体が大形化してしまう
難点があった。特に、マルチトラックを構成する磁気テ
ープ装置では、各トラック毎に上記回路構成が必要とな
るため、回路の大形化は大きな問題であった。

またＭＲ素子センス電流源によって異常量の雑音発生お
よび外来雑音の重畳によって、装置全体の性能に悪影響
を与える懸念があった。ＭＲ素子の抵抗値の増加に対し
て電流密度が一定に維持できなくなり、出力の低下およ
びＭＲ素子の発熱増加によって断線等の現象を生じるに
至っていた。

ＭＲ素子は大きな電流源により大電力が消費されるため
、集積回路規模が消費電力によって制限されるといった
難点もあった。

本発明の主たる目的は、回路を大形化することなくオフ
セット電圧の発生を抑制し、動作信頼性の高い磁気抵抗
素子駆動回路を提供することにある。

〔課題を解決するための手段〕

本願において開示される発明のうち代表的なものの概要
を簡単に説明すれば、概ね次のとおりである。

すなわち、ＭＲ素子の抵抗変化を電流変化として検出す
る２つの定電圧固定トランジスタおよび該電流変化に変
換する２つの固定抵抗素子と該固定抵抗素子の電圧を基
準バイアス（接地電位）と比較して上記固定抵抗素子の
電圧が設置電圧に制御するために設けられた２つの演算
回路、該演算回路の利得の周波数特性の極を定める１つ
の容量要素により直流的には無限大かつ交流的には１倍
の増幅率を持たせる誘導要素回路と該演算回路の出力電
圧により上記固定抵抗素子の端子電圧が直流的に接地電
圧となるように上記ＭＲ素子に接続された２つのセンス
電流源抵抗素子の端子電圧を制御することにより、２つ
のＭＲ素子に接続した該誘導要素をシミュレートするも
のである。

〔作用〕

上記した手段によれば、初段増幅器入力端子電圧はＭＲ
素子にそれぞれ接続された２つの誘導要素により直流的
に一定電圧になるように自己調整されるため、トランジ
スタによる電流源を用いたものに比較してＤＣオフセッ
ト電圧除去用コンデンサが不要となる。さらに、センス
電流源は２つのＭＲ素子に接続された誘導手段を実現し
た固定抵抗素子であるため、該固定抵抗のみを集積回路
の外に出すことにより集積回路の大幅な消費電力の低減
が図れるため、回路の高集積化が可能となる。

また、センス電流源が誘導手段を構成した抵抗負荷であ
り、従来技術のようなトランジスタを含んでいないため
、トランジスタに大きな電流が流れることにより発生ず
るショット雑音および抵抗成分によって発生ずるジョン
ソン雑音等が低減される。

〔実施例〕

第１図は本発明の一実施例である差動接続ＭＲ抵抗素子
駆動回路を示すブロック図、第２図は差動接続ＭＲ抵抗
素子駆動回路の詳細を示すブロック図である。

以下、本発明の一実施例を第１図により説明する。

同図は３端子型ＭＲ素子の安定駆動回路であり、ＭＲ素
子１（ＲＸＲｌ　およびＲＭＲ２）に直接定電圧バイア
スをかける前置増幅器用のベース接地トランジスタ６．
７と、該ベース接地トランジスタ６．７の出力端子電圧
Ｃ，Ｄ　（本実施例では接地レベル）が一定値となるよ
うにＭＲ素子１に接続されたセンス電流源固定抵抗電圧
Ｅ、Ｆと、該センス電流源固定抵抗電圧Ｅ、Ｆを制御す
る差動接続ジャイレータ１５　（演算増幅器１３．１４
を含む）とを有しており、ＭＲ素子１　　（ＲＭＲＩ　
、ＲＭＲ２）がその特性曲線の直線部において動作し得
るようにするため、接地電位から流出する単方向電流が
ＭＲ素子１　　（Ｒ）ＩＲＩ　、ＲＭＲ２）に流れるよ
うにしてバイアス電圧が印加されている。

第１図において、ジャイレータ７５は読み取り信号前置
増幅器５ａ、５ｂとバイポーラ形の演算増幅器１３．１
４および電流源抵抗器Ｒ３、Ｒ４とを含み、接点Ｃ，Ｄ
において、ＭＲ素子１　　（ＲＸＲＩ　％　Ｒ）１１２
　）に接続されている。共通コンデンサＣ１は、演算増
幅器１３．１４の能動負荷と共通コンデンサＣ１により
、ジャイレータのロールオフ角周波数に対応する値を設
定するた杓に必要なものである。

同図からも明らかなように、ＭＲ素子１の出力段はベー
ス接地トランジスタ７．６により定電圧に固定されてい
る。センス電流源（固定抵抗素子８．９）は誘導手段を
実現している演算増幅器１３．１４および抵抗素子１０
．１１により直流電源Ｖ　Ｅ　Ｈに接続されている。ベ
ース接地トランジスタ６．７のコレクタ出力は誘導手段
としての差動接続ジャイレータ１５と増幅器１６に接続
されている。差動接続ジャイレータ１５は、ベース接地
１ランジスタロ、７のコレクタ電流■５１６　を一定値
に制御すると同時に、ＭＲ素子１の出力信号を前置増幅
器１６に交流結合させるように動作する。

したがって、同図の構成によれば、センス電流の大きさ
１．Ｉ２　はＭＲ素子１のベース接地トランジスタ７．
６のエミッタ電位ＣおよびＭＲ素子抵抗素子ＲＭＲＩ　
の抵抗値によって決定される。

ここで、センス電流１１Ｉ２　はエミッタ電位ｃ１Ｄを
ＲＭＲで割った値に等しくなる。

センス電流は、エミッタ電位Ｃ，Ｄを一定としてＲ）Ｉ
ＲＩ　％　ＲＭＲ２の値を変化させた場合、センス電流
Ｉ、と１２　の値はそれぞれＲＩＩＲＩ　５Ｒ４Ｒ２の
値の大きさによって決定される。このように、係る構成
によればＲ）ＩＲＩ　、ＲＭＲ２の抵抗値に対する電流
密度を一定状態に維持するように自己調整できる。

さらに、係る構成とすることにより、ＭＲ素子１　　（
ＲＭＲＩ　、Ｒ）ｌＲ２）の出力インピーダンスは、ベ
ース接地トランジスタのエミッタ抵抗（１０Ω）の範囲
内で極めて小なので、外来雑音の影響を受けない。した
がって、シールドが不用となる利点がある。

また、センス電流源は誘導手段を構成した抵抗負荷（固
定抵抗素子８，９）である。したがってトランジスタを
含んでいないため、第３図に示すように、トランジスタ
２に大きな電流が流れることにより発生するショット雑
音および抵抗成分によって発生するジョンソン雑音等が
低減される。

さらに、該固定抵抗素子８，９のみを集積回路の外に出
すことにより集積回路の大幅な消費電力の低減が図れる
ため、回路の高集積化が可能となる利点がある。また、
初段増幅器入力端子ＡＳＢ電圧はＭＲ素子にそれぞれ接
続された２つの誘導要素により直流的に一定電圧になる
ように自己調整されるため、トランジスタによる電流源
を用いたものに比較してＤＣオフセット電圧除去用コン
デンサ（第３図の符号４で示すもの）が不要であるため
、必要とするスペースの最少化が図れる。

第２図は本発明によるさらに具体的なＭＲ素子駆動回路
を示している。この回路構成は破線６０に関して対称な
構成となっている。演算増幅器５９．６１は電圧増幅器
の初段であるエミッタ結合増幅段６２　（以下対称増幅
段６３を含むものとする）を有している。該エミッタ結
合増幅段６２は、エミッタ結合された一対のトランジス
タ２２．２３を含む。電流源トランジスタ２４はバイア
ス抵抗２６を介して電圧源Ｖ　Ｅ　Ｈに接続されている
。電流源用基準電圧は固定電圧ＶＢ　に接続されている
。

ＭＲ素子ＲＭＲＩ　の出力端子はベース接地型トランジ
スタ１７のエミッタに接続されている。

該トランジスタ１７のベースには、ＭＲ素子Ｒ）ＩＲＩ
　　のバイアス電圧Ｖ　Ｅ　Ｉ　Ａ　Ｓが供給されてい
る。本実施例においては、次に説明するようにベース接
地型トランジスタ１７はＭＲ素子ＲＭＲＩ　の定電圧バ
イアス回路として動作するとともに、ＭＲ素子Ｒ）ＩＲ
Ｉ　　の出力端子インピーダンスはトランジスタ１７の
エミッタ抵抗として、ｒ　ａ　−ｋ　Ｔ　／　９　Ｉ　
ｅで表される（ただし、ｋはボルツマン定数、Ｔは温度
、１．はエミッタ電流である）。

したがって、ＭＲ素子１　　（ＲｘＲ＋　）の出力端子
Ａを低インピーダンス化でき、外来雑音等の影響を比較
的小さくできるため、シールドが不要となる。更にトラ
ンジスタ１７は、ＭＲ素子１　　（Ｒ）ＩＲ）の前置増
幅器として動作し、三重動作を行う。

ここで、前置増幅器（トランジスタ１７）の利得（Ａｏ
　）は一般に、Ａ　ｏ　　＝　Ｒｃ　／　ｒ　ｅ　で表
される。

さらに第２図によれば、トランジスタ１７のコレクタは
抵抗手段１８を介して電圧源Ｖ　ＣＣに接続されると共
にトランジスタ１９のベースに接続されている。該トラ
ンジスタ１９のコレクタは電圧源Ｖ。Ｃに接続され、エ
ミッタは２段のレベルシフトダイオード２０．２１を経
てエミッタ結合増幅段６２の一方側の入力段に接続され
るとともに、前置増幅器の出力信号として次段増幅器１
６に接続されている。エミッタ結合増幅段６２の他方側
のトランジスタ２３は、上記と同様に、レベルシフトダ
イオード３６．３５およびトランジスタ３４の３段を経
て接地電位に接続されている。

バッファ段６５はエミッタ結合増幅段６２とＭＲ素子１
　（ＲＩＲｌ　）の電流源抵抗Ｒ３との間に接続されて
いる。このバッファ段６５はトランジスタ３２．３３と
バイアス抵抗６６とで構成されており、バイアス抵抗６
６はトランジスタ３２．３３の両エミッタに接続されて
いる。該バッファ段６５は、約１倍の利得を有し、電流
源抵抗Ｒ３をエミッタ結合増幅段６２から絶縁する高イ
ンピーダンス源として作用する。

一対の能動負荷トランジスタ３０．３１のコレクタはそ
れぞれ前述のトランジスタ２２．２３のコレクタに接続
されている。またトランジスタ３０．３１のエミッタは
抵抗手段２８．２９を介して電圧源Ｖ。ｅに接続されて
いる。

演算増幅器５９．６１の中間に位置する共通コンデンサ
Ｃ１はトランジスタ２２のコレクタに接続されている。

以上の説明では、図中破線６０を中心として左側に位置
する演算増幅器５９について説明したが、右側に位置す
る演算増幅器６１も演算増幅器５９と同一構成をなすも
のである。このときの動作は同じであるのでここでは説
明は省略する。

上記共通コンデンサＣ１は２つのエミッタ結合増幅段６
２．６３とで共用され、能動負荷を構成しているトラン
ジスタ３０．３１とともに、演算増幅器５９．６１のロ
ールオフ角周波数に対応する極を決めるためのものであ
る。ここで演算増幅器５９．６１の極Ｗ。は、Ｗｏ−１
／（ＲＸ　・２Ｃ）で表すことができる。この式におい
て、ＲＸは能動負荷抵抗、Ｃは共通コンデンサＣ１の容
量値である。この演算増幅器の直流利得Ａ。はさらに、
Ａｏ　　＝　Ｒｘ　／　（２ｒｅ）で表される。

□ｌ　、ＲＭＲ２）の抵抗値が増加し、ＭＲ素子１　（
Ｒ）ＩＲＩ　）の出力端子Ａの電圧が下がると、トラン
ジスタ１７のコレクタ電流が増加して電流放出用抵抗１
８の電圧降下△ｅが大きくなる。ここで、演算増幅器５
９の非反転入力端子Ｅが反転入力端子りより△ｅだけ大
きくなったとすると、トランジスタ３０．３１のコレク
タ電流■２　は△ＣによるΔｉ＝ｇｎΔｅなる電流が増
加する。トランジスタ３０はトランジスタ３１とカレン
トミラを構成しており、トランジスタ３０のコレクタも
△１なる電流が増加する。

一方、エミッタ結合増幅段６２は電流源トランジスタ２
４によるバイアス電流が定電流であるため、△１なる増
加電流は共通コンデンサＣ１に流れ込みエミッタ結合増
幅段６２の出力端子電圧Ｆの上昇によりバッファ段６５
の出力端子Ｂの電圧が上昇して前置増幅器のトランジス
タ１７のコレクタに流れる電流が小さくなり、トランジ
スタ１７の出力端子Ｃの電位が常に接地電位になるよう
に制御がかかる。

逆のケースも同様に、ＭＲ素子１　　（ＲＭＲＩ　）の
抵抗値が減少し、ＭＲｓ子１　　（ＲＸＲＩ　）の出力
端子Ａの電圧が上がるとトランジスタ１７のコレクタ電
流が減少することにより、演算増幅器５９の非反転入力
端子Ｅの電圧が反転入力端子りよりΔｅだけ小さくなる
とバッファ段６５の出力端子Ｂの電圧が下がり、前置増
幅器のトランジスタ１７の出力端子Ｃを接地レベルと等
しくなるように動作する。

媒体に記録されたデータの交流的変化に対しては、前置
増幅器用トランジスタ１７により増幅しトランジスタ１
９のエミッタフォロワおよびレベルソフトダイオード２
０．２１を介して一定ＤＣレベルを中心に交流変化とし
て次段増幅器１６に直線接続される。

方、差動増幅器として機能するエミッタ結合増幅段６２
は、共通コンデンサＣ１と能動負荷とによるロールオフ
角周波数に対応する極との作用により、演算増幅器５９
．６１の全体の増幅率は対してはフィードバックはかか
らない。

本発明は、以上説明したように、ＭＲ素子１　（ＲＭＲ
Ｉ　、Ｒ）１１２　）はベース接地型トランジスタ１７
．５６による定電圧駆動であり、ＭＲ素子抵抗値の変化
に関係なく特性曲線の最も直線性の高い領域の電流密度
に保たれるため、ＭＲ素子の摩耗（抵抗値増大）による
温度上昇でＭＲ素子の断線、あるいは媒体に記録された
情報の減磁といったことが効果的に抑止される。

また、ＭＲ素子１の出力端子Ａは低インピーダンス駆動
であり、外来ノイズの影響を最小限に抑制できるた釣、
シールドが不要となる。さらに、ＭＲ素子の電流源は固
定抵抗負荷であり、トランジスタ使用によるショート雑
音、ジョンソン雑音が比較的小さくできる。また、大き
な電流が流れる電流固定抵抗Ｒ３、Ｒ４を集積回路の外
付けにすることによって、高集積化が実現できている。

前置増幅器出力電圧は直流的に常に一定電圧に制御され
るため、前置増幅器と次段増幅器間が直結接続可能とな
る。したがって、直流オフセット検出用コンデンサが不
要になり高集積化が容易といった効果がある。

以上本発明者によってなされた発明を実施例に基づき具
体的に説明したが、本発明は上記実施例に限定されるも
のではなく、その要旨を逸脱しない範囲で種々変更可能
であることはいうまでもない。

〔発明の効果〕

本願において開示される発明のうち代表的なものによっ
て得られる効果を簡単に説明すれば、下記のとおりであ
る。

すなわち、本発明によれば省スペースで回路の高集積化
を図ることができるとともに、外来雑音の影響を抑止し
て信頼性の高い磁気抵抗素子駆動回路を得ることができ
る。

【図面の簡単な説明】

第１図は本発明の一実施例である差動接続ＭＲ抵抗素子
駆動回路を示すブロック図、第２図は差動接続ＭＲ抵抗素子駆動回路の詳細を示すブ
ロック図、第３図は従来技術におけるＭＲ抵抗素子駆動回路を示す
ブロック図である。１・・・ＭＲ（磁気抵抗）素子、２・・・センス電流源
トランジスタ、３・・・電流源エミッタ抵抗、４・・・
オフセット電圧除去用コンデンサ、５・・・前置増幅器
、５ａ、５ｂ・・・読み取り信号前置増幅器、６・・・
ベース接地トランジスタ、７・・・ベース接地トランジ
スタ、８〜１１・・・固定抵抗素子（Ｒ３−Ｒ６）、１
３．１４・・・演算増幅器、１５・・・差動接続ジャイ
レータ、１６・・・増幅器、１７・・・トランジスタ、
１８・・・抵抗手段、１９・・・トランジスタ、２０・
・・レベルシフトダイオード、２１・・・レベルシフト
ダイオード、２２・・・トランジスタ、２３・・・トラ
ンジスタ、２４・・・電流源トランジスタ、２６・・・
バイアス抵抗、２５〜２９・・・抵抗手段、３０〜３４
・・・トランジスタ、３５・・・レベルシフトダイオー
ド、３６・・・レベルシフトダイオード、５９・・・演
算増幅器、６Ｉ・・・演算増幅器、６２・・・エミッタ
結合増幅段、６３・・・エミッタ結合増幅段、６５・・
・バッファ段、６６・・・バイアス抵抗、７５・・・ジ
ャイレータ、ｃｌ・・・共通コンデンサ。

Claims

【特許請求の範囲】

１、磁気抵抗素子の抵抗変化を電流変化として検出する
２つの定電圧固定トランジスタと、該電流変化に変換す
る２つの固定抵抗素子と、該固定抵抗素子の電圧を基準
バイアス（接地電位）と比較して上記固定抵抗素子の電
圧を設置電圧に制御する２つの演算回路と、該演算回路
の利得の周波数特性の極を定める１つの容量要素とによ
り直流的には無限大かつ交流的には１倍の増幅率を持た
せる誘導要素回路と、該演算回路の出力電圧により上記
固定抵抗素子の端子電圧が直流的に接地電圧となるよう
に上記磁気抵抗素子に接続された２つのセンス電流源抵
抗素子とを有する磁気抵抗素子駆動回路。