JPH02278788A - 半導体素子搭載プリント配線基板 - Google Patents

半導体素子搭載プリント配線基板

Info

Publication number
JPH02278788A
JPH02278788A JP9923089A JP9923089A JPH02278788A JP H02278788 A JPH02278788 A JP H02278788A JP 9923089 A JP9923089 A JP 9923089A JP 9923089 A JP9923089 A JP 9923089A JP H02278788 A JPH02278788 A JP H02278788A
Authority
JP
Japan
Prior art keywords
buffer layer
substrate
solder
printed wiring
wiring board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP9923089A
Other languages
English (en)
Other versions
JP2762546B2 (ja
Inventor
Kaoru Nomoto
薫 野本
Katsuhiko Murakawa
邑川 克彦
Seiji Amakusa
聖二 天草
Koji Kondo
宏司 近藤
Nobumasa Ishida
石田 信正
Junji Ishikawa
石川 純次
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
NipponDenso Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NipponDenso Co Ltd filed Critical NipponDenso Co Ltd
Priority to JP1099230A priority Critical patent/JP2762546B2/ja
Publication of JPH02278788A publication Critical patent/JPH02278788A/ja
Application granted granted Critical
Publication of JP2762546B2 publication Critical patent/JP2762546B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Wire Bonding (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野] 本発明は1表面実装タイプの半導体素子搭載プリント配
線基板に関する。
〔従来技術] プリント配線基板の実装方法としては、大別して挿入実
装方法と表面実装方法とがある。
そして、実装方法は、高密度及び多機能化をめざしてお
り、また上記挿入実装方法から表面実装方法へと移行し
つつある。かかる該表面実装方法は、バンケジング素子
による実装方法からペアチツブの直接実装方法へと移行
しつつある。
そして、上記ペアチップの実装方法において。
接続部は単位面積当りの電極数の増大により。
層ファイン化の傾向にある。そのため、かかる実装方法
の接続部は、厳しい環境温度変化による熱応力の集中を
受け、半田接合部の歪量が増大して痩労破壊を生ずる。
そのため、後述の寿命試験回数が例えば700回以下と
なり、上記接続部の信頼性の低下が問題となっている。
かかる問題点に鑑み1例えば特開昭61−208889
号公報によれば、第10図に示すごとく。
金属基体9の上に熱放散用の絶縁性樹脂層8を形成し、
その上に導体回路部7を形成する提案が開示されている
一方2例えば特開昭61−295692号公報によれば
、上記金属基体9として、インバー板と銅箔とからなる
高熱伝導性と低熱膨張係数の金属板を用いる提案が開示
されている。
しかして、上記問題点を解決するには2次の手段を採用
することが有効であることが知られる。
即ち、チップ素子と基板とは、その相互間の熱膨張係数
を可及的に等しくシ、また両者の熱膨張係数の差による
剪断応力を小さくする。そのためには、上記基板9の熱
膨張係数を可及的に小さくし、またチップ素子又は導体
回路部7と略等しい熱膨張係数にする必要がある。また
、基板9と導体回路部7との間には、熱放散性に優れた
樹脂絶縁層8を設け、基板9と導体回路部7とに蓄熱す
ることを回避する必要がある。
(解決しようとする諜R) しかしながら、上記従来技術には2次のような問題点が
ある。
即ち、°上記基板9の熱膨張係数を小さくするために、
上記銅張インバー板の片面のみに絶縁層8及び導体回路
部7を形成しても基板9には反りが生じ易い。
また、かかる複合基板においては、環境の変化によって
絶縁層8の厚さが適正でないと基板の反りが生じ易くな
り、そのため接続部の垂直応力が増大する。したがって
、接合部における信頼性は十分でない。
本発明は、かかる従来の問題点に鑑みてなされたもので
、接合部の歪量を低減し、チップ素子と基板との半田接
合における高信顛性を有する半導体素子搭載プリント配
線基板を提供しようとするものである。
〔課題の解決手段〕
本発明は、低熱膨張係数の基板と、該基板の両面に形成
した緩衝層と、該緩衝層の表面に形成した導体回路部と
よりなるプリント配線基板であって、上記導体回路部に
は半田バンプ電極が形成されたフリップチップ素子を半
田接合により搭載し。
また上記基板及び緩衝層は下記の式により決定される材
料よりなることを特徴とする半導体素子搭載プリント配
線基板にある。
t b / E b > ここで5 tb :緩衝層の厚さ。
巳do!l衝層のヤング率 Δα:チップ素子と基板の熱膨張係数差。
d:基板のそり挙動等によって決まる定数  (3,0
XIO−3騰)5 し、二半田の高さ Es:半田のヤング率。
l:チップ素子のサイズ (最外バンプ間距離/2) ただし、Lbは、放熱性、成形性等を考慮し0.15m
+++以下とし、またEbはCu箔密着力を考慮し20
0kg/■2以上とする。
本発明において、上記低熱膨張係数の基板としては、下
記の複合材料等がある0例えば、アラミド繊維(ケプラ
ー繊維、エコール繊維等)、クォーツ繊維、カーボン繊
維、セラミック繊維(SiC,Sin、、St、Na、
A1.Oz、ANN。
TiC,Ti0g 、TiN、Zr0z 、ボロンサイ
アロン等の単体又は複合繊維)等の低熱膨張係数の繊維
と9合成樹脂(エポキシ、ポリイミド。
ポリエステル、フェノール、フッ素、ボリプタジエン等
の各種樹脂)との複合材料である。また上記基板として
は、インバー、銅張インバー、4270イ等の鉄−ニッ
ケル合金、モリブデン、ポリシリコン、コバール等があ
る。
また、上記緩衝層は、上記基板の表面及び裏面にバラン
スよく形成する。該緩衝層は、環境温度の変化によって
1例えば半田接合部に加わる熱応力を後述のショックア
ブソーバ−のごとき原理により吸収し除去するためのも
のである。なお、かかる熱応力としては、前記フリップ
チップ素子と基板との熱膨張係数の差によって主として
生ずる剪断応力と、基板の反り挙動によって生ずる垂直
応力とがある。
また、上記緩衝層としては、ポリオレフィン系。
エポキシ系、ポリイミド系、フェノール系、ポリエステ
ル系、ポリブタジェン系、フッ素系、ポリサルフォン、
ポリエーテルサルフオン、ポリエーテルイミド、ポリフ
ェニレンサルファイド、ポリアリルサルフォン、ポリブ
チレンテレフタレートポリエチレンテレフタレート ポ
リプロピレン。
ポリメチルメタクリレート ポリカーボネート。
ボリアリレート、ポリアミドイミド、ポリエーテルエー
テルケトン等の熱可塑性樹脂等の耐熱性高分子材料があ
る。
また、上記導体回路部は、銅(Cu)、金(Au)、ニ
ッケル(Ni)、銀(Ag)等により形成し、その厚さ
は18〜35μmにすることが好ましい。また1該導体
回路部は、印刷法、エツチング法、メツキ法(無電解メ
ツキ、!気メツキ)等により形成する。また、上記フリ
ップチップ素子は1代表的な表面実装素子である。
また1本発明においては、基板は、熱膨張係数がO〜3
0.0XIO−7°C2特に2.0xlO&〜4.0X
10−/”Cであることが好ましい。
また、上記の緩衝層は、ヤング率が1600kg/ r
m ”以下、特に200〜500kg/mm’であるこ
とが好ましい、なお、該ヤング率は、−65°C〜12
5°Cの範囲において、前記計算式(1)を常に満足す
るものである。
また、上記緩衝層の厚さは、0.02〜0.15酎、特
に0.05〜0.15m5であることが好ましい。
上記緩衝層の厚さ、ヤング率、基板とチップ素子の熱膨
張係数差、基板の反り量等に関連する材料は、上記計算
式(1)により決定される。
(作用及び効果) 本発明にかかるプリント配線基板においては。
基板は低熱膨張係数の材料よりなる。そのため。
基板の熱膨張係数は上記導体回路部、チップ素子等の熱
膨張係数に近似したものとなる。したがって、該基板と
チップ素子との熱膨張係数差による剪断応力は生じ難く
なる。
また1本プリント配線基板においては、上記基板と導体
回路部との間に一定の厚さの緩衝層を形成している。そ
のため、主として該基板の反りによって生ずる垂直応力
をショックアブソーバ−のごとき原理により吸収し除去
することができる。
上記に関してもう少し具体的に説明すれば、上記緩衝層
の材料は1例えばヤング率が5oOkg/ff11”以
下であることにより、緩衝層自体に上記応力による弾性
変形が生ずる。その作用により、上記ショックアブソー
バ−のごとき原理により、たとえ基板に反りが生じても
上記緩衝層が基板と導体回路部の間で、あたかもスプリ
ングバネのごとき働きをする。そのため、基板の反りに
よって生じた垂直応力は、上記緩衝層によって吸収され
て接続部等において生した熱応力は緩和される(第4図
参照)。また、上記緩衝層は低ヤング率のため弾性変形
による緩衝層自体の発生応力は小さく。
その反力として加わる半田への応力は小さい。
なお、該緩衝層は、基板のそりをなるべく小さくするた
め、上記基板の両面にバランスよく均一の厚さで形成す
る必要がある。
したがって1本発明によれば、接合部の歪量を低減し、
チップ素子と基板との半田接合部の信頼性が高い1表面
実装タイプの半導体素子搭載プリント配線基板を提供す
ることができる。
〔実施例〕
第1実施例 本例にかかるプリント配線基板につき、第1図〜第5図
を用いて説明する。
即ち、本例のプリント配線基板は、第1図に示すごとく
、低熱膨張係数の基板1と、該基板1の表面及び裏面の
両面に形成した緩衝層2と、該緩衝層2の表面に形成し
た導体回路部3とよりなる。
また、上記導体回路部3には、第2図に示すごとく、半
田バンプ電極が形成されたフリップチップ素子5を半田
接続部6を介して搭載する。
上記基板1は、銅張インバー又はケブラー繊維により強
化した複合基板を用いる。上記銅張インバーとしては、
インバー板の表面及び裏面に銅板を張り合わせたクラン
ド材を使用する。インバー板の熱膨張係数は、0.2X
IO−×0.5〜IO−’/’C,また銅の熱膨張係数
は17.0XIOh / ’c程度である。そのため、
銅インバーとしては、熱膨張係数を0.2X10−”−
17,0XIO〜6/゛Cの範囲で自由に制限すること
ができる。
しかして1本例で使用する銅張インバーを芯材とした基
板の熱膨張係数は、第3図に示すごとく。
緩衝層2の厚さt、が1例えば100μmであるときは
、緩衝層のヤング率は約soOkg/−2以下が適正値
であると考えられる。
上記ケブラー繊維とは、アラミド繊維の別名で。
芳香族ポリアミド繊維ともいい、この繊維は、優れた比
強度に加えて、低延伸性(低熱膨張係数)。
耐腐食性、屈曲性等の特性を有する。
上記緩衝層2は、後述の第1表に示すごとくポリオレフ
ィン、変性エポキシ、変性フェノールフッ素等の各種樹
脂よりなる。また、緩衝層2は厚さはいずれも約100
μmとし、熱圧プレス成形法により形成する。ここで、
ui衝面層2ヤング率は、いずれも500kg/瞳2以
下の材料を使用する。
上記導体回路部3は、銅箔よりなり、厚さは18〜35
μmである。また、該上記基板1の表裏面に緩衝層2を
形成した銅張積層板の表面には。
フォトレジスト法、印刷法によりエツチングレジストを
形成し、その後エツチングにより導体回路部を形成する
なお、上記フリップチップ素子は、約5am角の大きさ
を存し、半田バンプを極が形成されている。
本例のプリント配線基板は、上記のごとく構成されてい
るので8次の作用効果を有する。
即ち、基板1は低熱膨張係数の銅張インバーよりなる。
そのため3基板1の熱膨張係数は上記導体回路部3.上
記フリップチップ素子5の熱膨張係数に近似したものと
なる。
また、上記基板1と導体回路部3との間には。
例えば約10(IIIm厚さのUi衝N2を形成してい
る。そのため、該基板lの反りの挙動によって生ずる垂
直応力を5第4図に示すシゴックアプソバーのごとき原
理により吸収し除去することができる。
即ち、第4図は、左方に従来の、右方に本発明の状態を
している。同図より知られるごとく、左方において上記
緩衝層2を設けてない基Fi1においては、基板1に反
りが発生した場合、チップ素子5は半田接合部6と共に
基板lに引っ張られ半田接合部の発生応力が大きくなる
。これに対して5右方に示す本発明においては、緩衝層
2を設けているので、該緩衝層2があたかもスプリング
バネのごとき働きをする。この作用により、緩衝層2の
材料のヤング率が1例えば500 kg/m”以下であ
る場合、上記応力に対し緩衝層の弾性変形により半田接
合部に加わる歪を吸収する(第5図参照)。そのため、
たとえ基#yi1に反りが生じても、その反りによって
生じた垂直応力は緩衝層2によって吸収されて、半田接
合部6等に生じた熱応力は緩和される。
更に加えて、緩衝層2は、上記基Fi1の表面及び裏面
にバランスよく均一の厚さで形成されているため、基v
i1に反りが生じにくくなる。
したがって1本例によれば、後述の寿命回数試験におい
て1例えば1200回以上の目標寿命を有する。信幀性
の高い1表面実装タイプの半導体素子搭載プリント配線
基板を得ることができる。
第2実施例 本例のプリント配線基板につき、第6図を用いて説明す
る。
即ち1本例のプリント配線基板は、上記第】実施例にお
けるプリント配線基板に代えて2両面多層構造のプリン
ト配線基板としたものである。その他の構成は、上記第
1実施例と同様とした。つまり2本例のプリント配線基
板は、緩衝層21の表面及び内部に多層の導体回路部3
1を有し、また表面と裏面の導体回路部31を導通する
スルーホール4を有する。
しかして9本例のプリント配線基板は、上記第1実施例
におけるプリント配線基板と同様に、基板11と導体回
路部31との間に緩衝層21を有する。そのため、プリ
ント配線基板上にフリップチップ素子を半田接合しても
、緩衝層21の作用により半田接合部に発生する応力は
小さく、高い接続信頼性が得られる。
したがって2本例によれば、上記第1実施例と同様の効
果を得ることができる。
第3実施例 本例にかかるプリント配線基板の性能試験につき、前記
第1図〜第3図を用いて説明する。
即ち1本例は、基板1及び緩衝層2につき、各種の材料
を用いてプリント配線基板を作成し、このプリント配線
基板につき、基板1の熱膨張係数。
緩衝層2のヤング率及び厚さ、フリップチップ素子5を
半田接合した後の寿命回数を測定するものである。
まず、寿命回数試験は、第2図に示すごと(導体回路部
30表面にフリップチップ素子5を半田接合6により搭
載したサンプルについて行なう。
即ち、該サンプルにつき、下記の気相冷熱試験を繰り返
し行なうものである。
この試験は、サンプルを一65°C下で30分間放置し
5その後125°C下で30分間放置することを繰り返
して行なうものである。そして、上記半田接合6が電気
的に導通不良状態1例えば基板1等の膨張収縮、半田接
合6の熱歪等により該半田接合6が断線状態となった時
を終点とし、その時点におけるサイクル数を寿命回数と
する。なお第1表における平均寿命とは、ワイブル解析
により求めたもので、全体の50%が故障してしまう寿
命を意味する。
また、ヤング率の測定方法は、上記緩衝層2の中央部(
標線開路N)を所定形状に調整したものにつき恒温槽付
オートグラフマイクロメータ(サンプル形状測定J!s
)及び歪計(歪ゲージによる測定機)を用いて行なう。
また、前処理として、24時間状B調節を行なう、そし
て、上記試験機により、−65°C2常温、80°C,
125”Cの各温度下で引張速度5閣/minで行なう
。また、サンプル数は、n−4につき上記各温度条件毎
に計16点つき試験を行った。
なお、この試験において、ポアソン比、降伏点。
破壊強度についても同時に測定した。このうち上記緩衝
層2のヤング率及びフリップチップ素子5を搭載したプ
リント配線基板の寿命回数(平均寿命)についての試験
結果は、下記第1表〜第3表の通りである。
なお、第1表及び第2表は5本発明の試験結果であり、
また第3表は比較例の試験結果である。
また1表中の最適範囲とは、基板の熱膨張係数。
緩衝層のヤング率及び厚さのうち、いずれかの特性値が
範囲外であっても、目標寿命サイクル回数が1200回
以上のものを得ることができる範囲をいう、また0表中
評価の○は合格、Δは準合格。
×は不合格を示す。
上記の試験結果より知られるごとく5本発明において、
基板材料の熱膨張係数の適正値は、1゜oxto−’〜
5. 0 ×10−’/’C,最適値は2゜010−b
〜4.  OX 10−6/’C,緩衝層2の材料のヤ
ング率は適正値は1000 kg/rrrra”以下、
最適値は500kg/wa”以下、緩衝層2の厚さは1
00μm前後1例えば50〜150μmである。
したがって2本例によれば、この条件を満たす材料を使
用することにより、寿命試験におけるサイクル回数が1
例えば1200回以上のプリント配線基板を提供するこ
とができる。
第4実施例 本例にかかるプリント配線基板の各種測定結果につき、
第1図、第2図及び第7図〜第9図を用いて説明する。
即ち2本例は、基板1の熱膨張係数5緩衝N2のヤング
率及び厚さの適正範囲につき、他の条件を変えて各種の
試験品を作成し、上記第3実施例と同様の測定方法によ
り、熱膨張係数、ヤング率及び厚さを測定するものであ
る。
まず、基板1の材料の熱膨張係数の適正範囲については
、第2図に示すごとき試験品に5間角のチップ素子5を
搭載したものを、第4表に示す条件下で2種作成し試験
に供した。なお、チップ素子5の搭載に際しては、すべ
て半田接合により行った。そして、その試験結果は、第
7図のグラフ及び第4表に示す通りであった。
また、緩衝層2のヤング率の適正範囲、I面層2の厚さ
の適正範囲についても、上記と同様に試験に供した。そ
して、その試験結果は、第8図及び第9図のグラフ、及
び第4表に示すとおりであった。
上記第7図及び第4表より知られるごとく、基板1材料
の熱膨張係数の適正範囲は、0〜30゜OX 10−”
/’C,最適範囲は2.0X10−’〜4″。
OX 10−”/”Cである。ここで、最適範囲とは上
記緩衝層2のヤング率及び厚さが適正範囲外であっても
、目標寿命サイクル回数が1200回以上のものを得る
ことができる範囲をいう。
また、第8図及び第4表より知られるごとく。
緩衝層2のヤング率の適正範囲は、200〜1600k
g/IIIIl、N&適範囲は200〜500 kgl
on”である。なお、下限値は、導体回路部3の銅の密
着によって制約されたものと考えられる。
また、第9図及び第4表より知られるごとく。
緩衝層2の厚さの適正範囲は、0.02〜0. 15a
m、最適範囲は0.05〜0.15mmである。
以上のごとく1本発明にかかるプリント配線基板におい
ては、基板lの熱膨張係数はO〜30゜OX 10−’
/”C,緩衝層2のヤング率は200〜1600 kg
/mm” 、緩衝層2の厚さは0.02〜0.15mm
がそれぞれの適正範囲となる。これは。
上記(1)式を満たすものである。
したがって2本発明によれば、上記(1)式を満足する
各材料を使用することにより、目標寿命のサイクル回数
が1200回以上の半導体素子搭載プリント配線基板を
提供することができる。
【図面の簡単な説明】
第1図〜第5図は第1実施例を示し、第1図はプリント
配線基板の断面図、第2図はフリップチップ素子搭載の
プリント配線基板の一部断面図。 第3図は緩衝層の厚さとヤング率との関係を示すグラフ
、第4図は従来品と本発明品における垂直応力吸収の説
明図、第5図は緩衝層のヤング率と半田接合部の厚さと
の関係を示す説明図、第6図は第2実施例にかかるプリ
ント配線基板の断面図。 第7図〜第9図は第4実施例を示し、第7図は寿命サイ
クル回数と基板の熱膨張係数との関係を示すグラフ、第
8図は寿命サイクル回数と緩衝層のヤング率との関係を
示すグラフ、第9図は寿命サイクル回数と緩衝層の厚さ
との関係を示すグラフ。 第10図は従来のプリント配線基板の断面図である。 出 代 基板 緩衝層。 導体回路部。 スルーホール。 フリップチップ素子。 半田接合部 願人 日  本 埋入

Claims (1)

  1. 【特許請求の範囲】  低熱膨張係数の基板と,該基板の両面に形成した緩衝
    層と,該緩衝層の表面に形成した導体回路部とよりなる
    プリント配線基板であって, 上記導体回路部には半田バンプ電極が形成されたフリッ
    プチップ素子を半田接合により搭載し,また上記基板及
    び緩衝層は下記の計算式(1)により決定される材料よ
    りなることを特徴とする半導体素子搭載プリント配線基
    板。 ▲数式、化学式、表等があります▼・・(1) ここで, t_b:緩衝層の厚さ, Ed:緩衝層のヤング率, Δα:チップ素子と基板の熱膨張係数差, d:基板のそり挙動等によって決まる定 数(3.0×10^−^3mm), t_s:半田の高さ, Es:半田のヤング率, j:チップ素子のサイズ (最外バンプ間距離/2) ただし,t_bは,放熱性,成形性等を考慮し,0.1
    5mm以下とし,またEbはCu箔密着力を考慮し20
    0kg/mm^2以上とする。
JP1099230A 1989-04-19 1989-04-19 半導体素子搭載プリント配線基板 Expired - Fee Related JP2762546B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1099230A JP2762546B2 (ja) 1989-04-19 1989-04-19 半導体素子搭載プリント配線基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1099230A JP2762546B2 (ja) 1989-04-19 1989-04-19 半導体素子搭載プリント配線基板

Publications (2)

Publication Number Publication Date
JPH02278788A true JPH02278788A (ja) 1990-11-15
JP2762546B2 JP2762546B2 (ja) 1998-06-04

Family

ID=14241875

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1099230A Expired - Fee Related JP2762546B2 (ja) 1989-04-19 1989-04-19 半導体素子搭載プリント配線基板

Country Status (1)

Country Link
JP (1) JP2762546B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2014203586A1 (ja) * 2013-06-19 2017-02-23 株式会社フジクラ 伸縮性基板、回路基板、及び伸縮性基板の製造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62128965A (ja) * 1985-11-27 1987-06-11 株式会社日立製作所 ムライト基板
JPS62252986A (ja) * 1986-04-25 1987-11-04 昭和電工株式会社 プリント基板
JPS6477149A (en) * 1987-09-18 1989-03-23 Hitachi Maxell Semiconductor device

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62128965A (ja) * 1985-11-27 1987-06-11 株式会社日立製作所 ムライト基板
JPS62252986A (ja) * 1986-04-25 1987-11-04 昭和電工株式会社 プリント基板
JPS6477149A (en) * 1987-09-18 1989-03-23 Hitachi Maxell Semiconductor device

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2014203586A1 (ja) * 2013-06-19 2017-02-23 株式会社フジクラ 伸縮性基板、回路基板、及び伸縮性基板の製造方法

Also Published As

Publication number Publication date
JP2762546B2 (ja) 1998-06-04

Similar Documents

Publication Publication Date Title
KR100531393B1 (ko) 반도체 장치 및 그 제조 방법
EP0117111B1 (en) Semiconductor device assembly
US5984691A (en) Flexible circuitized interposer with apertured member and method for making same
US6869665B2 (en) Wiring board with core layer containing inorganic filler
JP4108643B2 (ja) 配線基板及びそれを用いた半導体パッケージ
US7675755B2 (en) LED module
US5943212A (en) Ceramic circuit board and semiconductor device using same
US20120162928A1 (en) Electronic package and method of making same
US20090002950A1 (en) Multi-layer electrically isolated thermal conduction structure for a circuit board assembly
US5248853A (en) Semiconductor element-mounting printed board
JP3635205B2 (ja) 配線基板
US6703564B2 (en) Printing wiring board
KR20000006359A (ko) 회로기판의장착구조체및이에사용되는다층회로기판
KR100715724B1 (ko) 프로브장치 및 그것의 제조방법 그리고 그것을 이용하는기판검사방법
JP2004266074A (ja) 配線基板
US7268077B2 (en) Carbon nanotube reinforced metallic layer
JP4360240B2 (ja) 半導体装置と半導体装置用多層基板
US7170159B1 (en) Low CTE substrates for use with low-k flip-chip package devices
JPH08191128A (ja) 電子装置
JPH02278788A (ja) 半導体素子搭載プリント配線基板
KR20070000324A (ko) 전자 부품 패키지 및 접합 조립체
KR20060136294A (ko) 전자 부품 패키지 및 접합 조립체
GB2135525A (en) Heat-dissipating chip carrier substrates
JPH08236898A (ja) 応力緩和用接続媒体、応力緩和型実装体及び応力緩和型部品
US6228470B1 (en) Composite substrate for electronic components

Legal Events

Date Code Title Description
R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees