JPH02278809A - Semiconductor wafer - Google Patents

Semiconductor wafer

Info

Publication number
JPH02278809A
JPH02278809A JP1102200A JP10220089A JPH02278809A JP H02278809 A JPH02278809 A JP H02278809A JP 1102200 A JP1102200 A JP 1102200A JP 10220089 A JP10220089 A JP 10220089A JP H02278809 A JPH02278809 A JP H02278809A
Authority
JP
Japan
Prior art keywords
wafer
semiconductor wafer
identification code
orientation flat
identification marks
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP1102200A
Other languages
Japanese (ja)
Inventor
Yoshihiko Kiyokuni
清国 吉彦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP1102200A priority Critical patent/JPH02278809A/en
Publication of JPH02278809A publication Critical patent/JPH02278809A/en
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W46/00Marks applied to devices, e.g. for alignment or identification
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10DINORGANIC ELECTRIC SEMICONDUCTOR DEVICES
    • H10D62/00Semiconductor bodies, or regions thereof, of devices having potential barriers
    • H10D62/10Shapes, relative sizes or dispositions of the regions of the semiconductor bodies; Shapes of the semiconductor bodies
    • H10D62/117Shapes of semiconductor bodies
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W46/00Marks applied to devices, e.g. for alignment or identification
    • H10W46/101Marks applied to devices, e.g. for alignment or identification characterised by the type of information, e.g. logos or symbols
    • H10W46/106Marks applied to devices, e.g. for alignment or identification characterised by the type of information, e.g. logos or symbols digital information, e.g. bar codes
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W46/00Marks applied to devices, e.g. for alignment or identification
    • H10W46/201Marks applied to devices, e.g. for alignment or identification located on the periphery of wafers, e.g. orientation notches or lot numbers

Landscapes

  • Dicing (AREA)

Abstract

PURPOSE:To prevent an effective area of a chip from being reduced by identification marks and to decipher the identification marks after various treatments in a production process have been repeated by a method wherein the identification marks corresponding to items such as a type name, a lot number, a water number and the like of a semiconductor wafer are put on a side face of the semiconductor water. CONSTITUTION:An orientation flat part 2a which has been cut along a chord is formed in one part of a side face 2 of a semiconductor wafer 1. Identification marks 3 corresponding to at least one or more items such as a type name, a lot number, a wafer number and the like are put on the orientation flat part 2a. Thereby, a circuit element and the like are not formed on the side face of the wafer; a process to treat the side face of the wafer is not executed. Accordingly, it is possible to prevent an effective area of a chip from being reduced by the identification marks; it is possible to decipher the identification marks after various treatments in a production process have been repeated.

Description

【発明の詳細な説明】 [産業上の利用分野] 本発明は、半導体ウェハに適用して有効な技術に関する
もので、例えば1品名、ロット番号、ウェハ番号等が必
要とされる半導体ウェハに利用して有効な技術に関する
ものである。
[Detailed Description of the Invention] [Industrial Field of Application] The present invention relates to a technology that is effective when applied to semiconductor wafers, and is applicable to semiconductor wafers that require a product name, lot number, wafer number, etc. It is related to effective technology.

[従来の技術] 半導体製品の工程管理や不良解析等においては、その履
歴解析のデータとして品名、ロット番号、ウェハ番号等
が必要とされる。
[Prior Art] In process control and failure analysis of semiconductor products, product names, lot numbers, wafer numbers, etc. are required as data for history analysis.

この品名、ロット番号等が付された半導体ウェハについ
ては、例えば、実用新案出顕公開昭62−5633号に
記載されている。
Semiconductor wafers with product names, lot numbers, etc. are described in, for example, Utility Model Publication No. 1982-5633.

この半導体ウェハにおいては1品名、ロット番号等に対
応する識別符号は、ウェハ表面または裏面の周縁部に英
数字、文字、バーコード等で表示されている。これら識
別符号はインクやレーザー加工やレジストパターン加工
等により刻印または印刷若しくは手書きしてあり、目視
または自動読み取りにより判読されるようになっている
In this semiconductor wafer, an identification code corresponding to a product name, lot number, etc. is displayed on the periphery of the front or back surface of the wafer using alphanumeric characters, letters, bar codes, or the like. These identification codes are engraved, printed, or handwritten using ink, laser processing, resist pattern processing, etc., and can be read visually or automatically.

[発明が解決しようとする課題] しかしながら、上記半導体ウェハにおいては以下の問題
点がある。
[Problems to be Solved by the Invention] However, the above semiconductor wafer has the following problems.

すなわち、半導体の加工プロセスにおけるエツチング処
理の繰返しや一定の厚さに保つための裏面研削等の処理
によって印刷した識別符号が消えてしまい、判読できな
くなるといった問題点がある。また、この印刷または刻
印若しくは手書きされた識別符号が運良く消えずに残っ
ていた場合においても、アルミニウム蒸着により被膜さ
れた際には、その残された識別符号が全く見えなくなっ
てしまい判読不能となるので、再度識別符号を付さなけ
ればならないといった問題点もある。
That is, there is a problem in that the printed identification code disappears due to repeated etching processes in the semiconductor processing process, back grinding processes to maintain a constant thickness, and becomes illegible. In addition, even if this printed, engraved, or handwritten identification code is lucky enough to remain intact, when it is coated with aluminum vapor deposition, the remaining identification code becomes completely invisible and becomes illegible. Therefore, there is a problem that an identification code must be added again.

また、この識別符号を設けていると、該部位には回路素
子等を形成できないので、チップの有効面績が小さくな
ってしまうといった問題点もある。
Furthermore, if this identification code is provided, circuit elements and the like cannot be formed in the area, so there is a problem that the effective surface area of the chip is reduced.

本発明は係る問題点に鑑みなされたものであって1品名
、ロット番号、ウェハ番号等の識別符号によるチップ有
効面積の減少が防止されると共に。
The present invention has been devised in view of the above problems, and it is possible to prevent the effective chip area from being reduced due to identification codes such as product names, lot numbers, wafer numbers, etc.

製造プロセスにおける種々の処理の繰返し後の該識別符
号の判読が可能な半導体ウェハを提供することを目的と
している。
It is an object of the present invention to provide a semiconductor wafer whose identification code can be read after various treatments in the manufacturing process have been repeated.

[課題を解決するための手段] 本願において開示される発明のうち代表的なものの概要
を説明すれば、下記のとおりである。
[Means for Solving the Problems] Representative inventions disclosed in this application will be summarized as follows.

すなわち、半導体ウェハの品名、ロット番号。In other words, the product name and lot number of the semiconductor wafer.

ウェハ番号等の少なくとも一つ以上の事項に対応する識
別符号を、該半導体ウェハの側面に付すようにしたもの
である。
An identification code corresponding to at least one item such as a wafer number is attached to the side surface of the semiconductor wafer.

[作用] 上記した手段によれば、半導体ウェハの品名、ロット番
号、ウェハ番号等の少なくとも一つ以上の事項に対応す
る識別符号を、該半導体ウェハの側面に付すようにした
ので、ウェハの側面には回路素子等が形成されず、しか
もウェハの側面を加工する工程はないという作用により
、識別符号によるチップ有効面積の減少を防止すると共
に、製造プロセスにおける種々の処理の繰返し後の該識
別符号の判読を可能にするという上記目的が達成される
ことになる。
[Operation] According to the above-described means, an identification code corresponding to at least one item such as the product name, lot number, wafer number, etc. of the semiconductor wafer is attached to the side surface of the semiconductor wafer. Since no circuit elements are formed on the wafer, and there is no process for processing the side surfaces of the wafer, it is possible to prevent the effective area of the chip from being reduced due to the identification code, and to prevent the identification code from being reduced after various processes are repeated in the manufacturing process. The above objective of making it possible to read the text will be achieved.

〔実施例] 以下1本発明の実施例を図面を参照しながら説明する。〔Example] An embodiment of the present invention will be described below with reference to the drawings.

第1図には本発明に係る半導体ウェハの実施例の正面図
が、第2図には第1図の上面図がそれぞれ示されている
FIG. 1 shows a front view of an embodiment of a semiconductor wafer according to the present invention, and FIG. 2 shows a top view of the semiconductor wafer shown in FIG.

第1図、第2図において、符号1は半導体ウェハを示し
ており1本実施例においては、5インチウェハ(直径約
42.5mm、厚さ約0.55mm)を用いている。こ
の半導体ウェハ1は円板状をなしており、その側面2の
一部には弦に沿って切り欠いたオリエンテーションフラ
ット部(以下単にオリフラ部と記す)2aが形成されて
いる。
In FIGS. 1 and 2, reference numeral 1 indicates a semiconductor wafer, and in this embodiment, a 5-inch wafer (about 42.5 mm in diameter and about 0.55 mm in thickness) is used. This semiconductor wafer 1 has a disk shape, and an orientation flat portion (hereinafter simply referred to as an orientation flat portion) 2a cut out along a chord is formed in a part of a side surface 2 of the semiconductor wafer 1.

ここで、本実施例の半導体ウェハ1にあっては。Here, in the semiconductor wafer 1 of this embodiment.

このオリフラ部2aに品名、ロット番号、ウェハ番号全
てに対応する識別符号3が付されている。
An identification code 3 corresponding to the product name, lot number, and wafer number is attached to this orientation flat portion 2a.

この識別符号3は、第3図に拡大して示されるように凹
凸により形成されている。
This identification code 3 is formed of unevenness, as shown in an enlarged view in FIG.

この識別符号3は、その切り込み深さを一定とし、その
凹凸の幅を変えることによって品名、ロット番号、ウェ
ハ番号を符号化したもので、本実施例においては、JI
Sバーコード規格に準じて付されており自動読取り可能
となっている。しかしながら、この識別符号3はJIS
バーコード規格に準じて付されなくても良く、一定の規
則性を持って付されていれば、すなわち英数字、文字等
に置換することが可能であれば良い。
This identification code 3 encodes the product name, lot number, and wafer number by keeping the cutting depth constant and changing the width of the unevenness.
It is attached in accordance with the S barcode standard and can be automatically read. However, this identification code 3 is JIS
It does not have to be attached according to the bar code standard, but it is sufficient if it is attached with a certain regularity, that is, it is possible to replace it with alphanumeric characters, characters, etc.

なお、第1図における識別符号3の黒く塗りつぶされて
いる部分は、凸部により影となっている四部である。
Note that the blacked-out portions of the identification code 3 in FIG. 1 are the four portions shaded by the convex portions.

このように、本実施例においては、識別符号3を、該半
導体ウェハ1の側面2の一部をなすオリフラ部2aに付
すようにしているので、該オリフラ部2aには回路素子
等が形成されないという作用により、識別符号3による
チップ有効面積の減少を防止することが可能となってい
る。
As described above, in this embodiment, since the identification code 3 is attached to the orientation flat portion 2a forming a part of the side surface 2 of the semiconductor wafer 1, no circuit elements or the like are formed on the orientation flat portion 2a. This effect makes it possible to prevent the chip effective area from decreasing due to the identification code 3.

上記識別符号3は市販されている結晶半導体ウェハ1を
購入後直ちに、レーザーマーカーと称される装置による
レーザー加工、ダイヤモンドカッタによる研削加工、タ
イトラーと称される装置によるレジスト加工等により付
される(切り込みが形成される)ようになっている、こ
の切り込み深さは自動読取り(その方法については後述
)が可能な100〜200μm程度となっており(数十
μm程度でも可能と考えられる)、後述する周知のオリ
フラ部2aの初期方向合わせ(ブリフラインメント)や
位置合わせを行なう際に支承をきたさない範囲の値とな
っている。
The above-mentioned identification code 3 is attached immediately after purchasing a commercially available crystalline semiconductor wafer 1 by laser processing using a device called a laser marker, grinding processing using a diamond cutter, resist processing using a device called a titler, etc. The depth of this cut is approximately 100 to 200 μm, which can be automatically read (the method will be described later) (it is thought that it is possible to do it at several tens of μm), and the depth of this cut is approximately 100 to 200 μm (the method is described later). The value is within a range that does not cause support when performing the initial direction adjustment (brief alignment) or positioning of the well-known orientation flat portion 2a.

このように識別符号3が付された半導体ウェハ1は、以
後行なわれる拡散、フォトレジスト等の加工処理工程に
先ず投入される。
The semiconductor wafer 1 with the identification code 3 attached thereto is first put into processing steps such as diffusion and photoresist which will be performed later.

この加工処理工程においては、上述のオリフラ部2aの
初期方向合わせ(プリアラインメント)が先ず行なわれ
る。この初期方向合すせはオリフラ部2aに互いに逆方
向に回転するローラーを当接させることにより行なわれ
るものなので、識別符号3の切り込み深さは該ローラー
を回転させるのに支承ない上述の100〜200μm程
度が妥当であると考えられる。
In this processing step, the initial alignment (pre-alignment) of the orientation flat portion 2a described above is first performed. Since this initial direction alignment is performed by bringing rollers rotating in opposite directions into contact with the orientation flat portion 2a, the cut depth of the identification code 3 is the same as the above-mentioned 100 to Approximately 200 μm is considered appropriate.

この加工処理工程が終わったら、該半導体ウェハ1は、
検査工程、アルミニウム被膜工程、プローブ検査(良否
判定)工程に投入される。上記加工処理工程及びこれら
の工程においては、該半導体ウェハ1の画面(オリフラ
部2aを勿論含む)2を加工処理することは全くないの
で、上記各プロセスにおける種々の処理の繰返し後にお
いても該識別符号3を判読することが可能となっている
After this processing step is completed, the semiconductor wafer 1 is
It is put into an inspection process, an aluminum coating process, and a probe inspection (pass/fail determination) process. In the above processing steps and these steps, the screen 2 of the semiconductor wafer 1 (of course including the orientation flat portion 2a) is not processed at all, so even after the various processing in each of the above processes is repeated, the identification remains. It is possible to read code 3.

この識別符号3の自動読取りは凹凸の読取りであるので
非常に容易であり、周知のレーザー走査による反射光を
フォトディテクタにより読み取る装置や、ラインセンサ
でその反射光を一度に読み取る装置等により簡単になさ
れようになっている。
Automatic reading of this identification code 3 is very easy as it is a reading of irregularities, and can be easily done using a well-known device that uses a photodetector to read the reflected light from laser scanning, or a device that reads the reflected light all at once using a line sensor. It looks like this.

そして上記自動読取り装置は、初期方向合わせ等により
位置決めされるオリフラ部2aの位置(上記何れの工程
においてもオリフラ部2aがどこの位置に来るか決まっ
ている)の対向位置に予め配置されており、該半導体ウ
ェハ1が送り込まれてきたら、自動的に識別符号3を読
み取れるようになっている。
The automatic reading device is placed in advance at a position opposite to the position of the orientation flat part 2a that is determined by initial orientation alignment etc. (the position of the orientation flat part 2a is determined in any of the above steps). When the semiconductor wafer 1 is sent in, the identification code 3 can be automatically read.

このように、本実施例においては、識別符号3の付され
ているオリフラ部2aを自動的に位置決めできるように
なっていると共に、その簡易なる構成の自動読取り装置
を固定配置できるようになっており、しかもこの自動読
取り装置により容易に読み取ることができる識別符号3
を自動的に判読できるようになっているので、製造ライ
ンの自動化を促進でき、しかも自動読取り装置を低コス
トにて提供することが可能になっており、その上、枚葉
処理(−枚一枚処理すること)の自動化も促進され、ウ
ェハ単位のトラッキングによる管理や不良解析の向上が
図られるようになっている。
In this way, in this embodiment, the orientation flat portion 2a marked with the identification code 3 can be automatically positioned, and the automatic reading device with a simple configuration can be fixedly arranged. identification code 3 that can be easily read by this automatic reading device.
Since it is now possible to automatically read wafers, it is possible to promote the automation of production lines, and it is also possible to provide automatic reading equipment at low cost. Automation of wafer processing (wafer processing) is also being promoted, and efforts are being made to improve management and failure analysis through wafer-by-wafer tracking.

なお、上記実施例においては、品名、ロット番号、ウェ
ハ番号に対応する識別符号全てを半導体ウェハ1の側面
に付すようにしているが、必要ない識別符号を付す必要
はなく、要はウェハの品名。
In the above embodiment, all the identification codes corresponding to the product name, lot number, and wafer number are attached to the side surface of the semiconductor wafer 1, but there is no need to attach unnecessary identification codes; in short, the wafer product name .

ロット番号、ウェハ番号等の少なくとも一つ以上の2B
項に対応する識別符号が付されていれば良い。
At least one or more 2B such as lot number, wafer number, etc.
It is sufficient if an identification code corresponding to the term is attached.

因に、今後の工程管理や不良解析等においては、その履
歴解析のデータ比較をウェハ対応で行なうことが必至と
なるので、少なくともウェハ番号に対応する識別符号を
付すことは必要であると考えられる。
Incidentally, in future process control and defect analysis, it will be necessary to compare data from historical analysis for each wafer, so it is considered necessary to at least attach an identification code corresponding to the wafer number. .

このように構成される半導体ウェハによれば次のような
効果を得ることができる。
According to the semiconductor wafer configured in this way, the following effects can be obtained.

すなわち、半導体ウェハ1の品名、ロット番号。That is, the product name and lot number of the semiconductor wafer 1.

ウェハ番号等の少なくとも一つ以上の事項に対応する識
別符号を、該半導体ウェハlの側面をなすオリフラ部2
aに付すようにしたので、ウェハ1の側面をなすオリフ
ラ部2aには回路素子等が形成されず、しかもウェハ1
の側面をなすオリフラ部2aを加工する工程はないとい
う作用により、識別符号3によるチップ有効面積の減少
が防止されると共に、製造プロセスにおける種々の処理
の繰返し後の該識別符号3の判読が可能になる。
An identification code corresponding to at least one item such as a wafer number is attached to the orientation flat portion 2 forming the side surface of the semiconductor wafer l.
Since the orientation flat portion 2a forming the side surface of the wafer 1 is not formed with circuit elements, etc.
Since there is no process for machining the orientation flat portion 2a forming the side surface of the chip, it is possible to prevent the chip effective area from decreasing due to the identification code 3, and to make it possible to read the identification code 3 after repeating various processes in the manufacturing process. become.

以上本発明者によってなされた発明を実施例に基づき具
体的に説明したが、本発明は上記実施例に限定されるも
のではなく、その要旨を逸脱しない範囲で種々変更可能
であることはいうまでもない。
Although the invention made by the present inventor has been specifically explained above based on Examples, it goes without saying that the present invention is not limited to the above Examples and can be modified in various ways without departing from the gist thereof. Nor.

例えば、上記実施例においては、識別符号3を、該半導
体ウェハ1の側面2の一部をなすオリフラ部2aに付す
ようにしているが、オリフラ部2aではない側面2も回
路素子等が形成されず、加工が施されることはないので
、この側面2の部位に識別符号3を付すことも可能であ
る。
For example, in the above embodiment, the identification code 3 is attached to the orientation flat portion 2a that forms a part of the side surface 2 of the semiconductor wafer 1, but the side surface 2 that is not the orientation flat portion 2a is also provided with circuit elements and the like. First, since no processing is performed, it is also possible to attach the identification code 3 to this portion of the side surface 2.

また、上記実施例おいては、識別符号3を切欠きによる
凹凸としているが、該識別符号は、インクやレーザー加
工やレジストパターン加工等により刻印または印刷若し
くは手書きされた英数字、文字、バーコード等でも良い
、また、これら識別符号の読取りを自動ではなく目視に
より読み取るようにすることも可能である。
Further, in the above embodiment, the identification code 3 is made of uneven notches, but the identification code may be an alphanumeric character, a bar code, engraved with ink, laser processing, resist pattern processing, etc., or printed or handwritten. It is also possible to read these identification codes visually rather than automatically.

また、上記実施例においては1品名、ロット番号、ウェ
ハ番号に対応する識別符号を付すようにしているが、品
名、ロット番号、ウェハ番号それ自体をそのまま付すこ
とも勿論可能である。
Further, in the above embodiment, an identification code corresponding to the product name, lot number, and wafer number is attached, but it is of course possible to attach the product name, lot number, and wafer number themselves as they are.

なお、本実施例は、レーザーダイオード等に使用される
四角平板状のガリウムーヒ素ウェハに対しても同様に適
用できるというのはいうまでもない。
It goes without saying that this embodiment can be similarly applied to a square plate-shaped gallium-arsenide wafer used in laser diodes and the like.

[発明の効果] 氷原において開示される発明のうち代表的なものによっ
て得られる効果を簡単に説明すれば下記のとおりである
[Effects of the Invention] The effects obtained by typical inventions disclosed in Hyohara are briefly explained below.

すなわち、半導体ウェハの品名、ロット番号。In other words, the product name and lot number of the semiconductor wafer.

ウェハ番号等の少なくとも一つ以上の事項に対応する識
別符号を、該半導体ウェハの側面に付すようにしたので
、ウェハの側面には回路素子等が形成されず、しかもウ
ェハの側面を加工する工程はないということから、識別
符号によるチップ有効面積の減少が防止されると共に、
製造プロセスにおける種々の処理の繰返し後の該識別符
号の判読が可能になる。
Since an identification code corresponding to at least one item such as a wafer number is attached to the side surface of the semiconductor wafer, circuit elements etc. are not formed on the side surface of the wafer, and the process of processing the side surface of the wafer is simplified. This prevents the effective area of the chip from decreasing due to the identification code, and
This makes it possible to read the identification code after repeating various processes in the manufacturing process.

【図面の簡単な説明】[Brief explanation of drawings]

第1図は本発明に係る半導体ウェハの実施例の正面図、 第2図は第1図の上面図、 第3図はオリエンテーションフラット部の拡大斜視図で
ある。 1・・・・半導体ウェハ、2・・・・半導体ウェハの側
面、3・・・・識別符号。
FIG. 1 is a front view of an embodiment of a semiconductor wafer according to the present invention, FIG. 2 is a top view of FIG. 1, and FIG. 3 is an enlarged perspective view of an orientation flat portion. 1...Semiconductor wafer, 2...Semiconductor wafer side surface, 3...Identification code.

Claims (1)

【特許請求の範囲】 1、半導体ウェハの品名、ロット番号、ウェハ番号等の
少なくとも一つ以上の事項に対応する識別符号を、該半
導体ウェハの側面に付したことを特徴とする半導体ウェ
ハ。 2、前記識別符号は半導体ウェハのオリエンテーシヨン
フラット部に付してあることを特徴とする特許請求の範
囲第1項記載の半導体ウェハ。 3、前記識別符号は自動読み取り可能な凹凸符号である
ことを特徴とする特許請求の範囲第1項または第2項記
載の半導体ウェハ。
[Scope of Claims] 1. A semiconductor wafer, characterized in that an identification code corresponding to at least one item such as the product name, lot number, wafer number, etc. of the semiconductor wafer is attached to the side surface of the semiconductor wafer. 2. The semiconductor wafer according to claim 1, wherein the identification code is attached to an orientation flat portion of the semiconductor wafer. 3. The semiconductor wafer according to claim 1 or 2, wherein the identification code is an automatically readable concavo-convex code.
JP1102200A 1989-04-20 1989-04-20 Semiconductor wafer Pending JPH02278809A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1102200A JPH02278809A (en) 1989-04-20 1989-04-20 Semiconductor wafer

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1102200A JPH02278809A (en) 1989-04-20 1989-04-20 Semiconductor wafer

Publications (1)

Publication Number Publication Date
JPH02278809A true JPH02278809A (en) 1990-11-15

Family

ID=14321022

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1102200A Pending JPH02278809A (en) 1989-04-20 1989-04-20 Semiconductor wafer

Country Status (1)

Country Link
JP (1) JPH02278809A (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06232016A (en) * 1992-12-24 1994-08-19 American Teleph & Telegr Co <Att> Method for forming semiconductor integrated circuit and wafer formed by the method
US5894172A (en) * 1996-05-27 1999-04-13 Mitsubishi Denki Kabushiki Kaisha Semiconductor device with identification function
JP2001196280A (en) * 1999-10-26 2001-07-19 Komatsu Electronic Metals Co Ltd Semiconductor wafer marking method
JP2009064801A (en) * 2007-09-04 2009-03-26 Disco Abrasive Syst Ltd Wafer

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06232016A (en) * 1992-12-24 1994-08-19 American Teleph & Telegr Co <Att> Method for forming semiconductor integrated circuit and wafer formed by the method
US5894172A (en) * 1996-05-27 1999-04-13 Mitsubishi Denki Kabushiki Kaisha Semiconductor device with identification function
JP2001196280A (en) * 1999-10-26 2001-07-19 Komatsu Electronic Metals Co Ltd Semiconductor wafer marking method
JP2009064801A (en) * 2007-09-04 2009-03-26 Disco Abrasive Syst Ltd Wafer

Similar Documents

Publication Publication Date Title
US9589901B2 (en) Semiconductor wafers including indications of crystal orientation and methods of forming the same
EP0311087B1 (en) Identifying semiconductor wafers
US4794238A (en) Method and apparatus for reading and marking a small bar code on a surface of an item
US5350715A (en) Chip identification scheme
US9640486B2 (en) Ingot marking for solar cell determination
US6420792B1 (en) Semiconductor wafer edge marking
US4825093A (en) Methods for identifying semiconductor wafer with bar code pattern thereon and methods for manufacturing semiconductor device
US7007855B1 (en) Wafer identification mark
US7192791B2 (en) Semiconductor wafer having an edge based identification feature
ATE516598T1 (en) METHOD FOR CONTROLLING THE PRODUCTION PROCESS OF A PHOTOELECTRIC CONVERSION DEVICE
CN103477433A (en) Semiconductor substrate having dot markings, and method for producing same
KR20030070841A (en) Mask substrate and its manufacturing method
JPH02278809A (en) Semiconductor wafer
US6303899B1 (en) Method and apparatus for scribing a code in an inactive outer clear out area of a semiconductor wafer
US6440821B1 (en) Method and apparatus for aligning wafers
KR0142223B1 (en) Workpiece cutting method and device
EP0604061A1 (en) Semiconductor fabrication
JPH04115517A (en) Alignment mark formation method
JP4215433B2 (en) Method and apparatus for marking identification code by laser beam
JPH11135390A (en) Wafer on which ID is printed, method for manufacturing semiconductor device, and apparatus for manufacturing semiconductor device
KR100732571B1 (en) Marking method for semiconductor wafer
JPH03256314A (en) Semiconductor wafer
JPH08287204A (en) Identification slip and its manufacture
JPH0516664B2 (en)
JPS5835915A (en) Discrimination of substrate for semiconductor device