JPH02278882A - 光センサの製造方法 - Google Patents
光センサの製造方法Info
- Publication number
- JPH02278882A JPH02278882A JP1100565A JP10056589A JPH02278882A JP H02278882 A JPH02278882 A JP H02278882A JP 1100565 A JP1100565 A JP 1100565A JP 10056589 A JP10056589 A JP 10056589A JP H02278882 A JPH02278882 A JP H02278882A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- resistance layer
- boron
- region
- impurity
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Light Receiving Elements (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は複数のｌ１ＰＩＮ構造を育するフォトダイオー
ドからなり、カメラなどに用いられる光センサの製造方
法に関する。
ドからなり、カメラなどに用いられる光センサの製造方
法に関する。
フォトダイオードからなる光センサは、ダイオードの半
導体基体内に入射した光によって発生するキャリアによ
ってダイオードの両電極間に流れる光電流を利用したも
のである。この際、ダイオードのＰＮ接合に対して逆バ
イアスを印加したことにより生ずる空乏層領域に発生す
るキャリアは空乏層内の電界によりほぼ１００％電流と
して流れるため、できろたけ体積の大きい空乏層領域が
生ずることが望ましい、従って、空乏層の広がりやすい
高電気抵抗層をはさんだｌ［ＰＩＮ構造が採用される。
導体基体内に入射した光によって発生するキャリアによ
ってダイオードの両電極間に流れる光電流を利用したも
のである。この際、ダイオードのＰＮ接合に対して逆バ
イアスを印加したことにより生ずる空乏層領域に発生す
るキャリアは空乏層内の電界によりほぼ１００％電流と
して流れるため、できろたけ体積の大きい空乏層領域が
生ずることが望ましい、従って、空乏層の広がりやすい
高電気抵抗層をはさんだｌ［ＰＩＮ構造が採用される。
そのようなｌ［ＰＩＮ構造を育する光センサの製造方法
としては、従来第２図に示すようなエピタキシャル成長
法によるものがよく知られている。すなわち、まず第２
図（ａｌに示すように、例えばＮ型半導体基板ｌ上にＮ
−高電気抵抗層２を公知のエピタキシャル成長法により
約５μの厚さに形成する。そこへ第２図山）に示すよう
なＰ型頭域３を形成することによりフォトダイオードを
形成していた。各フォトダイオードの間は、約５−の深
さの溝に絶縁物を埋め込んだ分ｍ碩域４によって分離さ
れている。この場合、図示のように高電気抵抗層２とＰ
型領域との間に点線で示した空乏層領域５が形成される
か、もしくは高電気抵抗層がＰ型の場合はその層とＮ型
半導体基板との間に空乏層領域が形成されるが、前述の
ように高電気抵抗層中では通常の電気抵抗を有する半導
体中に比べて空乏層領域の体積が大きくなるため、光電
流の収集効率が向上し、センサ感度が向上するという効
果がある。
としては、従来第２図に示すようなエピタキシャル成長
法によるものがよく知られている。すなわち、まず第２
図（ａｌに示すように、例えばＮ型半導体基板ｌ上にＮ
−高電気抵抗層２を公知のエピタキシャル成長法により
約５μの厚さに形成する。そこへ第２図山）に示すよう
なＰ型頭域３を形成することによりフォトダイオードを
形成していた。各フォトダイオードの間は、約５−の深
さの溝に絶縁物を埋め込んだ分ｍ碩域４によって分離さ
れている。この場合、図示のように高電気抵抗層２とＰ
型領域との間に点線で示した空乏層領域５が形成される
か、もしくは高電気抵抗層がＰ型の場合はその層とＮ型
半導体基板との間に空乏層領域が形成されるが、前述の
ように高電気抵抗層中では通常の電気抵抗を有する半導
体中に比べて空乏層領域の体積が大きくなるため、光電
流の収集効率が向上し、センサ感度が向上するという効
果がある。
従来のエピタキシャル成長法による高電気抵抗層２の形
成法は、基板のコストアップおよびその後の製造プロセ
スの工程数増加という点で問題があった。すなわち、エ
ピタキシャル成長法により高電気抵抗層２を形成すると
、基板としてのコストは通常の２〜３倍になってしまう
、さらに素子分離のための埋め込み層などを形成する場
合には、高電気抵抗層形成までの工程数も増え、−層コ
ストは増加してしまう。
成法は、基板のコストアップおよびその後の製造プロセ
スの工程数増加という点で問題があった。すなわち、エ
ピタキシャル成長法により高電気抵抗層２を形成すると
、基板としてのコストは通常の２〜３倍になってしまう
、さらに素子分離のための埋め込み層などを形成する場
合には、高電気抵抗層形成までの工程数も増え、−層コ
ストは増加してしまう。
また、エピタキシャル成長法では全面に高電気抵抗層を
形成してしまうので、光センサ領域とそれ以外の素子と
の分離や、フォトダイオード間の分離、さらには光セン
サ領域以外の素子のｌｌ！！方法の変更などを行うため
に製造工程数が増えてしまうという可能性もあった。
形成してしまうので、光センサ領域とそれ以外の素子と
の分離や、フォトダイオード間の分離、さらには光セン
サ領域以外の素子のｌｌ！！方法の変更などを行うため
に製造工程数が増えてしまうという可能性もあった。
本発明の目的は、上述の問題を解決してエピタキシャル
成長法を実施しないでフォトダイオードが形成される領
域にのみ高電気抵抗層を形成し、コストアップを防止す
る光センサの製造方法を提供することにある。
成長法を実施しないでフォトダイオードが形成される領
域にのみ高電気抵抗層を形成し、コストアップを防止す
る光センサの製造方法を提供することにある。
上記の目的を達成するために、本発明は、Ｐ型領域およ
びＮ型領域が高電気抵抗層をはさんでなる擬ＰＩＮ構造
を有するフォトダイオードを複数個備えた光センサの製
造方法において、第一導電型半導体基板に第二導電型ド
ーピング不純物のイオンを加速エネルギを変化させて複
数回注入し、その後の熱処理によりイオン注入領域を高
電気抵抗層とするものとする。
びＮ型領域が高電気抵抗層をはさんでなる擬ＰＩＮ構造
を有するフォトダイオードを複数個備えた光センサの製
造方法において、第一導電型半導体基板に第二導電型ド
ーピング不純物のイオンを加速エネルギを変化させて複
数回注入し、その後の熱処理によりイオン注入領域を高
電気抵抗層とするものとする。
半導体基板に第二導電型ドーピング不純物のイオンを加
速エネルギを変化させて複数回注入されることにより、
半導体基板の表面から複数の深さの異なる層に第二導電
型ドーピング不純物原子の濃度の高い領域が生ずる。そ
の後の熱処理により注入原子は拡散し、均一な濃度にな
る。この第二導電型ドーピング不純物の濃度と前から半
導体基板中に存在する第一導電型ドーピング不純物の濃
度とがほぼ等しければ、イオンを注入した領域のみが高
抵抗層となる。
速エネルギを変化させて複数回注入されることにより、
半導体基板の表面から複数の深さの異なる層に第二導電
型ドーピング不純物原子の濃度の高い領域が生ずる。そ
の後の熱処理により注入原子は拡散し、均一な濃度にな
る。この第二導電型ドーピング不純物の濃度と前から半
導体基板中に存在する第一導電型ドーピング不純物の濃
度とがほぼ等しければ、イオンを注入した領域のみが高
抵抗層となる。
第１図（ａ）、 （ｂ）、 （Ｃ１は本発明の一実施例
におけるフォトダイオード形成工程を示し、第２ｗＪと
共通の部分には同一の符号が付されている。まず、第１
図（ａ）に示すように不純物濃度２ Ｘ １０” ／
ｃｊ、電気抵抗率２〜３Ω１のＮ型シリコン基板１のフ
ォトダイオード形成予定領域以外の表面を、例えば酸化
膜からなるイオン注入マスク６により被覆し、打ち込み
量４ ｘｌＱ”／ａｊ、打ち込みエネルギＩ Ｍｅｎ。
におけるフォトダイオード形成工程を示し、第２ｗＪと
共通の部分には同一の符号が付されている。まず、第１
図（ａ）に示すように不純物濃度２ Ｘ １０” ／
ｃｊ、電気抵抗率２〜３Ω１のＮ型シリコン基板１のフ
ォトダイオード形成予定領域以外の表面を、例えば酸化
膜からなるイオン注入マスク６により被覆し、打ち込み
量４ ｘｌＱ”／ａｊ、打ち込みエネルギＩ Ｍｅｎ。
２ ＭｅＶ、 ３ ＭｅＶでほう素イオン７を３回注入
し、３段の高はう素濃度謂域８１劃２，８３を形成した
。第３図は６高はう素濃度領域の深さ方向のほう素濃度
分布を示す、打ち込みエネルギが大きくなるにつれて深
いところにほう素が注入されたことがわかる０次に、１
１００℃、１４０分の熱処理を行うと、第３＠に示した
濃度分布をもつほう素は拡散し均一な濃度になる。注入
され、均一化したほう素濃度は２ Ｘ １０１１ ／−
に近いので、シリコン基板１に存在していたドナー不純
物とほぼ打消し合い、残った２Ｘ１０”／−のドナー不
純物により第１図−）に示すように深さ約５−で均一な
不純物濃度をもつ電気抵抗率数＋Ω１のＮ−高電気抵抗
層２が形成された。このＮ−高電気抵抗層２に選択拡散
あるいはイオン注入により２層３を形成すれば、第１図
（Ｃ）に示すようにＮ層１によって分離されたフォトダ
イオードが形成される。２層３はＩＱｌ’Ｆ〜ＩＱＩ＠
／−の不純物濃度をもつ、なお、この実施例としてはＮ
型基板に形成したＮ−層を１層として用いたが、同様な
方法でＮ型基板に形成したＰ−層、Ｐ型基板に形成した
Ｐ−層あるいはＮ″層も１層として用いることができる
。
し、３段の高はう素濃度謂域８１劃２，８３を形成した
。第３図は６高はう素濃度領域の深さ方向のほう素濃度
分布を示す、打ち込みエネルギが大きくなるにつれて深
いところにほう素が注入されたことがわかる０次に、１
１００℃、１４０分の熱処理を行うと、第３＠に示した
濃度分布をもつほう素は拡散し均一な濃度になる。注入
され、均一化したほう素濃度は２ Ｘ １０１１ ／−
に近いので、シリコン基板１に存在していたドナー不純
物とほぼ打消し合い、残った２Ｘ１０”／−のドナー不
純物により第１図−）に示すように深さ約５−で均一な
不純物濃度をもつ電気抵抗率数＋Ω１のＮ−高電気抵抗
層２が形成された。このＮ−高電気抵抗層２に選択拡散
あるいはイオン注入により２層３を形成すれば、第１図
（Ｃ）に示すようにＮ層１によって分離されたフォトダ
イオードが形成される。２層３はＩＱｌ’Ｆ〜ＩＱＩ＠
／−の不純物濃度をもつ、なお、この実施例としてはＮ
型基板に形成したＮ−層を１層として用いたが、同様な
方法でＮ型基板に形成したＰ−層、Ｐ型基板に形成した
Ｐ−層あるいはＮ″層も１層として用いることができる
。
本発明によれば、光センサ用第一導電型半導体基板のフ
ォトダイオード形成領域に第一導電型ド−ピング不純物
を打消す第二導電型ドーピング不純物を数回に分けて異
なる深さに打込んだのち熱処理して擬ＰＩＮ構造の１層
となる高電気抵抗層を形成することにより、エピタキシ
ャル成長法により高電気抵抗層を形成した特殊な半導体
基板を用いる必要がなく基板コストが低減した。また、
それゆえ光センサを構成するフォトダイオード相互間の
分離、光センサ領域以外の素子の分離あるいは光センサ
領域以外の素子の製造方法の変更。
ォトダイオード形成領域に第一導電型ド−ピング不純物
を打消す第二導電型ドーピング不純物を数回に分けて異
なる深さに打込んだのち熱処理して擬ＰＩＮ構造の１層
となる高電気抵抗層を形成することにより、エピタキシ
ャル成長法により高電気抵抗層を形成した特殊な半導体
基板を用いる必要がなく基板コストが低減した。また、
それゆえ光センサを構成するフォトダイオード相互間の
分離、光センサ領域以外の素子の分離あるいは光センサ
領域以外の素子の製造方法の変更。
余計な熱処理などを行う必要がなくなり、従来のエピタ
キシャル基板を用いた場合にくらべ、全体として大幅に
コストを下げることができた。
キシャル基板を用いた場合にくらべ、全体として大幅に
コストを下げることができた。
第１図（ａｌ〜（Ｃ１は本発明の一実施例のフォトダイ
オード形成工程を示す断面図、第２図（ａ）、（ｂ）は
従来のフォトダイオード形成工程を示す断面図、第３図
は第１図［ａｌに示した工程後のシリコン基板中のほう
素濃度分布図である。 １：Ｎ型シリコン基板、２：Ｎ−高電気抵抗層、ＩＰ層
、６：イオン注入マスク、７：はう素イオン、８１．８
２，８３ ： 高はう素濃度領域。
オード形成工程を示す断面図、第２図（ａ）、（ｂ）は
従来のフォトダイオード形成工程を示す断面図、第３図
は第１図［ａｌに示した工程後のシリコン基板中のほう
素濃度分布図である。 １：Ｎ型シリコン基板、２：Ｎ−高電気抵抗層、ＩＰ層
、６：イオン注入マスク、７：はう素イオン、８１．８
２，８３ ： 高はう素濃度領域。
Claims (1)
- １）Ｐ型領域およびＮ型領域が高電気抵抗層をはさんで
なる擬ＰＩＮ構造を有するフォトダイオードを複数個備
えた光センサの製造方法において、第一導電型半導体基
板に第二導電型ドーピング不純物のイオンを加速エネル
ギを変えて複数回注入し、その後に熱処理によりイオン
注入領域を高電気抵抗層とすることを特徴とする光セン
サの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1100565A JPH02278882A (ja) | 1989-04-20 | 1989-04-20 | 光センサの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1100565A JPH02278882A (ja) | 1989-04-20 | 1989-04-20 | 光センサの製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02278882A true JPH02278882A (ja) | 1990-11-15 |
Family
ID=14277443
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1100565A Pending JPH02278882A (ja) | 1989-04-20 | 1989-04-20 | 光センサの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02278882A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5238858A (en) * | 1988-10-31 | 1993-08-24 | Sharp Kabushiki Kaisha | Ion implantation method |
| JP2007300124A (ja) * | 2007-05-01 | 2007-11-15 | Sony Corp | 半導体装置とその製造方法 |
| WO2007135810A1 (ja) * | 2006-05-24 | 2007-11-29 | Panasonic Corporation | 光半導体装置およびその製造方法 |
-
1989
- 1989-04-20 JP JP1100565A patent/JPH02278882A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5238858A (en) * | 1988-10-31 | 1993-08-24 | Sharp Kabushiki Kaisha | Ion implantation method |
| WO2007135810A1 (ja) * | 2006-05-24 | 2007-11-29 | Panasonic Corporation | 光半導体装置およびその製造方法 |
| JP2007317767A (ja) * | 2006-05-24 | 2007-12-06 | Matsushita Electric Ind Co Ltd | 光半導体装置およびその製造方法 |
| JP2007300124A (ja) * | 2007-05-01 | 2007-11-15 | Sony Corp | 半導体装置とその製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3468670B2 (ja) | 太陽電池セルおよびその製造方法 | |
| US4206003A (en) | Method of forming a mercury cadmium telluride photodiode | |
| US20120190150A1 (en) | Dark current reduction in back-illuminated imaging sensors | |
| WO1985002940A1 (en) | Method for making a conductive silicon substrate and a semiconductor device formed therein | |
| US4681983A (en) | Semiconductor solar cells | |
| CN101976711A (zh) | 一种采用离子注入法制作太阳电池的方法 | |
| US4338481A (en) | Very thin silicon wafer base solar cell | |
| US3761319A (en) | Methods of manufacturing semiconductor devices | |
| US4137544A (en) | Mercury cadmium telluride photodiode | |
| CN108110081B (zh) | 异质结雪崩光电二极管 | |
| US7811913B2 (en) | Method of fabricating a low, dark-current germanium-on-silicon pin photo detector | |
| US4141756A (en) | Method of making a gap UV photodiode by multiple ion-implantations | |
| CN113889546B (zh) | 一种雪崩光电二极管及其制备方法 | |
| KR20140140200A (ko) | 태양 전지 및 이의 제조 방법 | |
| CA1078948A (en) | Method of fabricating silicon photodiodes | |
| TWI246193B (en) | Semiconductor devices using minority carrier controlling substances | |
| JPS6244704B2 (ja) | ||
| JPS6392030A (ja) | 半導体装置の製造方法 | |
| US4003759A (en) | Ion implantation of gold in mercury cadmium telluride | |
| Wegrzecka et al. | Technology of silicon charged-particle detectors developed at the Institute of Electron Technology (ITE) | |
| US3591431A (en) | Diffused p-n junction diodes and methods of diffusion therefor | |
| RU2474926C1 (ru) | Способ регулирования напряжения переключения силового полупроводникового прибора | |
| WO2012173619A1 (en) | Tunnel heterojunctions in group iv / goup ii-vi multijunction solar cells | |
| JP2658013B2 (ja) | 半導体受光素子の製造方法 | |
| JPH06237005A (ja) | 光検知素子およびその製造方法 |