JPH06237005A - 光検知素子およびその製造方法 - Google Patents
光検知素子およびその製造方法Info
- Publication number
- JPH06237005A JPH06237005A JP5020450A JP2045093A JPH06237005A JP H06237005 A JPH06237005 A JP H06237005A JP 5020450 A JP5020450 A JP 5020450A JP 2045093 A JP2045093 A JP 2045093A JP H06237005 A JPH06237005 A JP H06237005A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor substrate
- region
- pixel
- layer
- conductivity type
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Solid State Image Pick-Up Elements (AREA)
- Light Receiving Elements (AREA)
Abstract
(57)【要約】
【目的】 フォトダイオードのような光検知素子に関
し、暗電流の低減を図った光検知素子を目的とする。 【構成】 一伝導型のHgCdTe１に該基板と逆伝導型の不
純物を所定のパターンに導入し、ｐｎ接合領域より成る
ｎ型層( 画素領域)11 を設けた光検知素子に於いて、前
記ｎ型層11の不純物キャリア濃度分布を、前記ｐｎ接合
領域の中央部では急峻とし、前記ｐｎ接合領域の周辺部
では緩やかにして構成する。
し、暗電流の低減を図った光検知素子を目的とする。 【構成】 一伝導型のHgCdTe１に該基板と逆伝導型の不
純物を所定のパターンに導入し、ｐｎ接合領域より成る
ｎ型層( 画素領域)11 を設けた光検知素子に於いて、前
記ｎ型層11の不純物キャリア濃度分布を、前記ｐｎ接合
領域の中央部では急峻とし、前記ｐｎ接合領域の周辺部
では緩やかにして構成する。
Description
【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は光検知素子、およびその
製造方法に係り、特に水銀・カドミウム・テルル（HgCd
Te）の化合物半導体基板に設けた赤外線検知素子、およ
びその製造方法に関する。
製造方法に係り、特に水銀・カドミウム・テルル（HgCd
Te）の化合物半導体基板に設けた赤外線検知素子、およ
びその製造方法に関する。
【０００２】
【従来の技術】ｐ型のHgCdTe基板の所定領域に該基板と
逆伝導型の不純物原子を所定のパターンにイオン注入し
て形成した従来の光起電力型の赤外線検知素子について
説明する。
逆伝導型の不純物原子を所定のパターンにイオン注入し
て形成した従来の光起電力型の赤外線検知素子について
説明する。
【０００３】図8(a)に示すように、ｐ型のHgCdTe基板１
にｎ型の不純物のボロン（Ｂ+ ) イオンを、レジスト膜
( 図示せず) をマスクとして用いてイオン注入法を用い
て導入し、ｎ+ 層２を形成する。
にｎ型の不純物のボロン（Ｂ+ ) イオンを、レジスト膜
( 図示せず) をマスクとして用いてイオン注入法を用い
て導入し、ｎ+ 層２を形成する。
【０００４】次いで図8(b)と図8(d)に示すように、該Hg
CdTe基板１上に硫化亜鉛（ZnS)の表面保護膜３を蒸着等
で形成し、該表面保護膜３の所定位置に接続用孔４を形
成後、金、或いはインジウム等の電極５を蒸着、および
レジスト膜を用いたリフトオフ等を用いて形成する。
CdTe基板１上に硫化亜鉛（ZnS)の表面保護膜３を蒸着等
で形成し、該表面保護膜３の所定位置に接続用孔４を形
成後、金、或いはインジウム等の電極５を蒸着、および
レジスト膜を用いたリフトオフ等を用いて形成する。
【０００５】また、上記した方法の他に、図8(c)に示す
ように、ボロンをイオン注入した後、HgCdTe基板を所定
温度で加熱し、前記イオン注入したボロン原子を拡散さ
せてｎ+ 層２を拡張した方法もある。
ように、ボロンをイオン注入した後、HgCdTe基板を所定
温度で加熱し、前記イオン注入したボロン原子を拡散さ
せてｎ+ 層２を拡張した方法もある。
【０００６】またその他の方法として、前記したｎ+ 層
２を設けることで形成されたフォトダイオードに赤外線
を照射して検知する場合、該赤外線が光電変換されて形
成される少数キャリアの間のクロストーク現象を防止す
るために、ｎ+ 層で形成されたｐｎ接合領域の周辺部に
所定の間隔を隔てて格子状にｎ+ 層をイオン注入法で形
成して画素間のクロストークを防止する方法が採られて
いる。
２を設けることで形成されたフォトダイオードに赤外線
を照射して検知する場合、該赤外線が光電変換されて形
成される少数キャリアの間のクロストーク現象を防止す
るために、ｎ+ 層で形成されたｐｎ接合領域の周辺部に
所定の間隔を隔てて格子状にｎ+ 層をイオン注入法で形
成して画素間のクロストークを防止する方法が採られて
いる。
【０００７】
【発明が解決しようとする課題】然し、従来の方法で形
成すると、このフォトダイオードを動作するために逆方
向バイアス電圧を印加すると、図９に示すように表面保
護膜３を介して矢印Ａに示すように、表面リーク電流が
発生することが多く、この表面リーク電流がノイズとな
り、暗電流の発生の原因となる。
成すると、このフォトダイオードを動作するために逆方
向バイアス電圧を印加すると、図９に示すように表面保
護膜３を介して矢印Ａに示すように、表面リーク電流が
発生することが多く、この表面リーク電流がノイズとな
り、暗電流の発生の原因となる。
【０００８】この表面リーク電流を減少するには、フォ
トダイオード６のｐｎ接合領域の実際に電圧が印加され
ている領域、つまり空乏層を拡大し、ｐｎ接合領域に掛
かる電界強度を減少させると良い。そのためにはｐｎ接
合領域を形成したHgCdTe基板１を200 °C の温度で熱処
理し、ｐｎ接合領域を緩やかな濃度勾配のGraded Junct
ion にすると良い。
トダイオード６のｐｎ接合領域の実際に電圧が印加され
ている領域、つまり空乏層を拡大し、ｐｎ接合領域に掛
かる電界強度を減少させると良い。そのためにはｐｎ接
合領域を形成したHgCdTe基板１を200 °C の温度で熱処
理し、ｐｎ接合領域を緩やかな濃度勾配のGraded Junct
ion にすると良い。
【０００９】然し、ｎ+ 層２とｐ型のHgCdTe基板１の境
界のｐｎ接合部分の全体をGraded Junction にすると、
ｎ+ 層２より発生する暗電流が多くなり、フォトダイオ
ード６の特性が劣化する。この理由は、ｎ+ 層２のキャ
リア濃度が減少すると、少数キャリアの濃度が増加し、
また少数キャリアのフライトタイムが長くなることによ
り拡散長が増加するために上記した暗電流が増加する。
界のｐｎ接合部分の全体をGraded Junction にすると、
ｎ+ 層２より発生する暗電流が多くなり、フォトダイオ
ード６の特性が劣化する。この理由は、ｎ+ 層２のキャ
リア濃度が減少すると、少数キャリアの濃度が増加し、
また少数キャリアのフライトタイムが長くなることによ
り拡散長が増加するために上記した暗電流が増加する。
【００１０】また従来の方法で、ｐｎ接合領域の周囲を
格子状のｎ+ 層で囲む構造では、格子状のｎ+ 層の幅が
広い程、クロストークは減少するが、このｎ+ 層のため
に光電流も減少する。
格子状のｎ+ 層で囲む構造では、格子状のｎ+ 層の幅が
広い程、クロストークは減少するが、このｎ+ 層のため
に光電流も減少する。
【００１１】従って赤外線検知素子の要求される性能、
種類によって、ｎ+ 層の幅を制御して、光信号の量、ク
ロストークの度合いを所定の値に制御する方法を採って
いるのが現状である。
種類によって、ｎ+ 層の幅を制御して、光信号の量、ク
ロストークの度合いを所定の値に制御する方法を採って
いるのが現状である。
【００１２】然し、上記の方法ではHgCdTe結晶の組成
や、不純物原子の導入量等の結晶のパラメータ、或いは
赤外線検知素子の製造工程に於ける種々のパラメータに
より、信号量や、クロストークの発生度合い等を所定の
値に制御することは困難である。
や、不純物原子の導入量等の結晶のパラメータ、或いは
赤外線検知素子の製造工程に於ける種々のパラメータに
より、信号量や、クロストークの発生度合い等を所定の
値に制御することは困難である。
【００１３】本発明は上記した問題点を解決し、表面リ
ーク電流の発生の原因となるｐｎ接合領域の周辺部のキ
ャリア濃度勾配を緩くしたGraded Junction 構造とし、
ｎ+層で発生する暗電流の増加を防止した状態で表面リ
ーク電流の発生を防止した光検知素子、およびその製造
方法の提供を目的とする。
ーク電流の発生の原因となるｐｎ接合領域の周辺部のキ
ャリア濃度勾配を緩くしたGraded Junction 構造とし、
ｎ+層で発生する暗電流の増加を防止した状態で表面リ
ーク電流の発生を防止した光検知素子、およびその製造
方法の提供を目的とする。
【００１４】
【課題を解決するための手段】本発明の光検知素子は請
求項１に示すように、一伝導型の半導体基板に該基板と
逆伝導型の不純物を所定のパターンに導入し、ｐｎ接合
領域よりなる画素領域を設けた光検知素子に於いて、前
記画素領域の不純物キャリア濃度分布を、前記ｐｎ接合
領域の中央部では急峻とし、前記ｐｎ接合領域の周辺部
では緩やかにしたことを特徴とする。
求項１に示すように、一伝導型の半導体基板に該基板と
逆伝導型の不純物を所定のパターンに導入し、ｐｎ接合
領域よりなる画素領域を設けた光検知素子に於いて、前
記画素領域の不純物キャリア濃度分布を、前記ｐｎ接合
領域の中央部では急峻とし、前記ｐｎ接合領域の周辺部
では緩やかにしたことを特徴とする。
【００１５】また請求項２に示すように、前記画素領域
の周辺部、画素領域間の中央の領域、或いは画素領域の
周辺部と画素領域間の中央の領域の何れかに幅、或いは
深さが制御可能な前記半導体基板の逆伝導型層を設けた
ことを特徴とする。
の周辺部、画素領域間の中央の領域、或いは画素領域の
周辺部と画素領域間の中央の領域の何れかに幅、或いは
深さが制御可能な前記半導体基板の逆伝導型層を設けた
ことを特徴とする。
【００１６】また請求項３に示すように、前記半導体基
板の逆伝導型層が、該半導体基板上に形成された陽極酸
化膜を加熱処理して設けていることを特徴とする。また
請求項４に示すように、一伝導型の半導体基板に該基板
と逆伝導型の不純物を所定のパターンに導入し、ｐｎ接
合領域よりなる画素領域を設けて光検知素子を製造する
方法に於いて、前記画素領域の周辺部、画素領域間の中
央の領域、或いは画素領域の周辺部と画素領域間の中央
の領域のうちの何れかの領域に陽極酸化膜を形成し、次
いで該基板を加熱処理して基板と陽極酸化膜の界面に形
成された水銀リッチ層の水銀を基板に導入して該基板の
水銀空孔を上記水銀で埋めて基板の逆伝導型層を形成
し、前記画素領域の中央部に基板と逆伝導型の不純物原
子を導入することを特徴とする。
板の逆伝導型層が、該半導体基板上に形成された陽極酸
化膜を加熱処理して設けていることを特徴とする。また
請求項４に示すように、一伝導型の半導体基板に該基板
と逆伝導型の不純物を所定のパターンに導入し、ｐｎ接
合領域よりなる画素領域を設けて光検知素子を製造する
方法に於いて、前記画素領域の周辺部、画素領域間の中
央の領域、或いは画素領域の周辺部と画素領域間の中央
の領域のうちの何れかの領域に陽極酸化膜を形成し、次
いで該基板を加熱処理して基板と陽極酸化膜の界面に形
成された水銀リッチ層の水銀を基板に導入して該基板の
水銀空孔を上記水銀で埋めて基板の逆伝導型層を形成
し、前記画素領域の中央部に基板と逆伝導型の不純物原
子を導入することを特徴とする。
【００１７】また請求項５に示すように、前記画素領域
間の中央の領域に陽極酸化膜を形成後、前記画素領域の
中央部に基板と逆伝導型の不純物原子を導入して画素領
域を形成し、次いで該基板上に保護膜を形成して前記保
護膜に接続用孔を形成後、電極を形成して光検知素子を
形成し、次いで前記光検知素子を形成した基板を加熱処
理して基板と陽極酸化膜の界面に形成された水銀リッチ
層の水銀を基板に導入して該基板の水銀空孔を上記水銀
で埋めて基板の逆伝導型層を形成し、光検知素子の光電
流およびクロストーク量の制御を可能としたことを特徴
とする。
間の中央の領域に陽極酸化膜を形成後、前記画素領域の
中央部に基板と逆伝導型の不純物原子を導入して画素領
域を形成し、次いで該基板上に保護膜を形成して前記保
護膜に接続用孔を形成後、電極を形成して光検知素子を
形成し、次いで前記光検知素子を形成した基板を加熱処
理して基板と陽極酸化膜の界面に形成された水銀リッチ
層の水銀を基板に導入して該基板の水銀空孔を上記水銀
で埋めて基板の逆伝導型層を形成し、光検知素子の光電
流およびクロストーク量の制御を可能としたことを特徴
とする。
【００１８】
【作用】ｐｎ接合領域の中央部は従来通りに形成し、リ
ーク電流の発生原因となるｐｎ接合部の周辺部の接合の
濃度勾配を緩くしてGraded Junction にする。このこと
により、ｎ+ 層に発生する暗電流を殆ど増加すること無
く、表面リーク電流が低減できる。ｐｎ接合領域の周辺
部をGraded Junction にする方法は、ｎ+ 層の形成領域
の周辺部にイオン注入した後、熱処理して周辺部をGrad
ed Junction にした後、ｐｎ接合領域の中央部にイオン
注入する。
ーク電流の発生原因となるｐｎ接合部の周辺部の接合の
濃度勾配を緩くしてGraded Junction にする。このこと
により、ｎ+ 層に発生する暗電流を殆ど増加すること無
く、表面リーク電流が低減できる。ｐｎ接合領域の周辺
部をGraded Junction にする方法は、ｎ+ 層の形成領域
の周辺部にイオン注入した後、熱処理して周辺部をGrad
ed Junction にした後、ｐｎ接合領域の中央部にイオン
注入する。
【００１９】またｐｎ接合領域の周辺部に陽極酸化膜を
形成後、100 °C 近傍で所定時間、熱処理してｎ層を形
成し、陽極酸化膜を除去して、不純物原子をイオン注入
する。このように陽極酸化膜を形成すると、陽極酸化膜
とHgCdTe基板表面との境界面には、Hgが多く含まれた水
銀リッチ層が形成されるようになり、この水銀リッチ層
が形成されたHgCdTe基板を熱処理すると、HgがHgCdTe結
晶基板内に拡散し、ｐ型のHgCdTe結晶内のアクセプタと
なるHg空孔を埋めるので、HgCdTe結晶基板の表面層を10
14/cm3のｎ型層に変換できる。このことは実験により確
認している。
形成後、100 °C 近傍で所定時間、熱処理してｎ層を形
成し、陽極酸化膜を除去して、不純物原子をイオン注入
する。このように陽極酸化膜を形成すると、陽極酸化膜
とHgCdTe基板表面との境界面には、Hgが多く含まれた水
銀リッチ層が形成されるようになり、この水銀リッチ層
が形成されたHgCdTe基板を熱処理すると、HgがHgCdTe結
晶基板内に拡散し、ｐ型のHgCdTe結晶内のアクセプタと
なるHg空孔を埋めるので、HgCdTe結晶基板の表面層を10
14/cm3のｎ型層に変換できる。このことは実験により確
認している。
【００２０】なお、ｐ型のHgCdTe結晶をHgガス内で熱処
理することで、Hgをｐ型のHgCdTe結晶に導入してｎ層を
形成することも可能であるが、Hgガスの通過を防止する
適当なマスクが存在せず、またHgの拡散量の制御も困難
で実用性に乏しい。更にHgCdTe結晶に形成されたｎ型層
と、該ｎ型層に接続する電極用の金属膜の接続が良好に
ならないので、現状ではこの方法も実用にはならない。
理することで、Hgをｐ型のHgCdTe結晶に導入してｎ層を
形成することも可能であるが、Hgガスの通過を防止する
適当なマスクが存在せず、またHgの拡散量の制御も困難
で実用性に乏しい。更にHgCdTe結晶に形成されたｎ型層
と、該ｎ型層に接続する電極用の金属膜の接続が良好に
ならないので、現状ではこの方法も実用にはならない。
【００２１】図７にこのような不純物原子をHgCdTe基板
にイオン注入した後と、更にイオン注入後、拡散した場
合のHgCdTe基板に於けるキャリア濃度と、HgCdTe基板に
該基板の陽極酸化膜を形成後、該基板を熱処理した場合
のHgCdTe基板に於けるキャリア濃度の濃度分布図を示
す。
にイオン注入した後と、更にイオン注入後、拡散した場
合のHgCdTe基板に於けるキャリア濃度と、HgCdTe基板に
該基板の陽極酸化膜を形成後、該基板を熱処理した場合
のHgCdTe基板に於けるキャリア濃度の濃度分布図を示
す。
【００２２】図の曲線ａはｐ型のHgCdTe基板にボロン
（Ｂ+ ) イオンをイオン注入した直後のHgCdTe基板のキ
ャリア濃度分布図、曲線ｂは前記ボロン（Ｂ+ ) イオン
をイオン注入した後、更にHgCdTe基板を熱処理した場合
のHgCdTe基板のキャリア濃度分布図、曲線ｃはHgCdTe基
板に該基板の陽極酸化膜を形成後、該基板を熱処理した
場合のHgCdTe基板のキャリア濃度分布図であって、ｄは
HgCdTeのキャリア濃度である。
（Ｂ+ ) イオンをイオン注入した直後のHgCdTe基板のキ
ャリア濃度分布図、曲線ｂは前記ボロン（Ｂ+ ) イオン
をイオン注入した後、更にHgCdTe基板を熱処理した場合
のHgCdTe基板のキャリア濃度分布図、曲線ｃはHgCdTe基
板に該基板の陽極酸化膜を形成後、該基板を熱処理した
場合のHgCdTe基板のキャリア濃度分布図であって、ｄは
HgCdTeのキャリア濃度である。
【００２３】上記したキャリア濃度分布図により、画素
間を囲むように格子状に陽極酸化膜を形成し、フォトダ
イオードを作製後、100 °C で熱処理を行い、該陽極酸
化膜とHgCdTe基板の界面の水銀リッチ層を拡散すること
で、ｎ型の格子状の逆伝導型層が形成できる。
間を囲むように格子状に陽極酸化膜を形成し、フォトダ
イオードを作製後、100 °C で熱処理を行い、該陽極酸
化膜とHgCdTe基板の界面の水銀リッチ層を拡散すること
で、ｎ型の格子状の逆伝導型層が形成できる。
【００２４】そしてフォトダイオードの光電流値や、ク
ロストークの発生量が所定の値に到達した時点で、Hgを
拡散する熱処理作業を停止すると、フォトダイオードを
一旦形成した後に、更に形成後のフォトダイオードの特
性を制御することも可能となる。
ロストークの発生量が所定の値に到達した時点で、Hgを
拡散する熱処理作業を停止すると、フォトダイオードを
一旦形成した後に、更に形成後のフォトダイオードの特
性を制御することも可能となる。
【００２５】このように画素が形成されるｐｎ接合領域
の周辺部のみを、選択的にGraded Junction にすること
で、ｎ型層で発生する暗電流成分を殆ど増加することな
く、かつ表面リーク電流を減少させることが可能とな
る。
の周辺部のみを、選択的にGraded Junction にすること
で、ｎ型層で発生する暗電流成分を殆ど増加することな
く、かつ表面リーク電流を減少させることが可能とな
る。
【００２６】またｐｎ接合領域の周辺部に格子状に所定
の幅と深さを有する陽極酸化膜を形成してフォトダイオ
ードを一旦形成し、更にこのフォトダイオードを形成し
た後に、基板を熱処理するとフォトダイオードのクロス
トーク量を最適な値に制御することが可能なる。
の幅と深さを有する陽極酸化膜を形成してフォトダイオ
ードを一旦形成し、更にこのフォトダイオードを形成し
た後に、基板を熱処理するとフォトダイオードのクロス
トーク量を最適な値に制御することが可能なる。
【００２７】
【実施例】以下、図面を用いて本発明の実施例につき詳
細に説明する。図1(a)と図1(b)は本発明の光検知素子の
第１実施例の断面図と平面図である。図示するように、
ｐ型のHgCdTe基板１に所定のパターンでＢ+ イオンがイ
オン注入されてｎ+ 層２が形成され、このｎ+ 層２の画
素領域の周囲を格子状に囲むように低濃度のｎ型層11が
形成されている。
細に説明する。図1(a)と図1(b)は本発明の光検知素子の
第１実施例の断面図と平面図である。図示するように、
ｐ型のHgCdTe基板１に所定のパターンでＢ+ イオンがイ
オン注入されてｎ+ 層２が形成され、このｎ+ 層２の画
素領域の周囲を格子状に囲むように低濃度のｎ型層11が
形成されている。
【００２８】この低濃度のｎ型層11は、Ｂ+ イオンを画
素領域を囲むように格子状に選択的にイオン注入した
後、該HgCdTe基板１を熱拡散して形成しても良く、或い
は、画素領域を囲むように格子状に選択的にHgCdTeの陽
極酸化膜を形成後、HgCdTe基板１を熱処理して、陽極酸
化膜とHgCdTe基板の境界面に形成された水銀リッチ層を
拡散して形成しても良い。
素領域を囲むように格子状に選択的にイオン注入した
後、該HgCdTe基板１を熱拡散して形成しても良く、或い
は、画素領域を囲むように格子状に選択的にHgCdTeの陽
極酸化膜を形成後、HgCdTe基板１を熱処理して、陽極酸
化膜とHgCdTe基板の境界面に形成された水銀リッチ層を
拡散して形成しても良い。
【００２９】更にHgCdTe基板１上にZnS の表面保護膜３
を設け、この表面保護膜３に接続用孔４を設け、金、或
いはInの電極５を設けて光検知素子を形成する。このよ
うにすると、ｐｎ接合の周辺部がGraded Junction にな
っているので、ｐｎ接合領域に掛かる電界強度を減少
し、表面リーク電流が減少し暗電流の低下を図ることが
できる。
を設け、この表面保護膜３に接続用孔４を設け、金、或
いはInの電極５を設けて光検知素子を形成する。このよ
うにすると、ｐｎ接合の周辺部がGraded Junction にな
っているので、ｐｎ接合領域に掛かる電界強度を減少
し、表面リーク電流が減少し暗電流の低下を図ることが
できる。
【００３０】図2(a)と図2(b)は本発明の光検知素子の第
２実施例の断面図と平面図である。本実施例が第１実施
例と異なる点は、ｎ+ 層２の画素領域より所定の間隔を
隔てた状態で、ｎ型層11を設けた点にある。この構造を
採ると、暗電流の発生を防止する効果は第１実施例に比
較して劣るが、画素間に発生するクロストーク現象を防
止する効果はある。
２実施例の断面図と平面図である。本実施例が第１実施
例と異なる点は、ｎ+ 層２の画素領域より所定の間隔を
隔てた状態で、ｎ型層11を設けた点にある。この構造を
採ると、暗電流の発生を防止する効果は第１実施例に比
較して劣るが、画素間に発生するクロストーク現象を防
止する効果はある。
【００３１】図3(a)と図3(b)は本発明の光検知素子の第
３実施例の断面図と平面図である。本実施例は第１実施
例と第２実施例を組み合わせた構造で、ｎ+ 層２の画素
領域の周辺部と、画素領域より所定の間隔を隔てた位置
にｎ型層11を設けた構造を採っており、工程数は第１実
施例と第２実施例に比較し多くなるが、暗電流の発生防
止とクロストークの発生防止に最も効果がある。
３実施例の断面図と平面図である。本実施例は第１実施
例と第２実施例を組み合わせた構造で、ｎ+ 層２の画素
領域の周辺部と、画素領域より所定の間隔を隔てた位置
にｎ型層11を設けた構造を採っており、工程数は第１実
施例と第２実施例に比較し多くなるが、暗電流の発生防
止とクロストークの発生防止に最も効果がある。
【００３２】次に本発明の光検知素子の製造工程につい
て述べる。第１実施例として図4(a)に示すように、レジ
スト膜（図示せず）をマスクとして用いて、p 型のHgCd
Te基板１のｐｎ接合の形成予定領域の周辺部にＢ+ イオ
ンをイオン注入してｎ型のイオン注入層12を形成する。
て述べる。第１実施例として図4(a)に示すように、レジ
スト膜（図示せず）をマスクとして用いて、p 型のHgCd
Te基板１のｐｎ接合の形成予定領域の周辺部にＢ+ イオ
ンをイオン注入してｎ型のイオン注入層12を形成する。
【００３３】続いて、図4(b)に示すように、このイオン
注入層12を有するHgCdTe基板１を200 ℃の温度で１時間
熱処理し、ｐｎ接合の形成予定領域の周辺部に所定の緩
やかなキャリア濃度勾配を有するｎ型層11（Graded Jun
ction ）を形成する。
注入層12を有するHgCdTe基板１を200 ℃の温度で１時間
熱処理し、ｐｎ接合の形成予定領域の周辺部に所定の緩
やかなキャリア濃度勾配を有するｎ型層11（Graded Jun
ction ）を形成する。
【００３４】その後、図4(c)に示すように、レジスト膜
( 図示せず) をマスクとしてｐｎ接合の形成予定領域に
矢印に示すように、Ｂ+ イオンをイオン注入し、更に熱
処理して注入されたイオン注入層をｎ+ 層２に形成す
る。
( 図示せず) をマスクとしてｐｎ接合の形成予定領域に
矢印に示すように、Ｂ+ イオンをイオン注入し、更に熱
処理して注入されたイオン注入層をｎ+ 層２に形成す
る。
【００３５】最後に、図4(d)に示す如くp 型のHgCdTe基
板１表面にZnS 膜の表面保護膜３を蒸着により形成後、
該表面保護膜３に接続用孔４を形成後、In、或いは金を
蒸着し、該蒸着膜をリフトオフ法等を用いて所定のパタ
ーンに形成して電極５を形成する。
板１表面にZnS 膜の表面保護膜３を蒸着により形成後、
該表面保護膜３に接続用孔４を形成後、In、或いは金を
蒸着し、該蒸着膜をリフトオフ法等を用いて所定のパタ
ーンに形成して電極５を形成する。
【００３６】第２実施例としては、図5(a)に示すよう
に、p 型のHgCdTe基板１上の全面に該基板の陽極酸化膜
13を形成後、該陽極酸化膜13上にｐｎ接合形成予定領域
以外の部分にレジスト膜14を形成し、該レジスト膜14を
マスクとして弗化水素酸と弗化アンモニウムの混合液で
陽極酸化膜13を選択的にエッチングして除去し、更にレ
ジスト膜14を除去する。この状態を図5(b)に示す。
に、p 型のHgCdTe基板１上の全面に該基板の陽極酸化膜
13を形成後、該陽極酸化膜13上にｐｎ接合形成予定領域
以外の部分にレジスト膜14を形成し、該レジスト膜14を
マスクとして弗化水素酸と弗化アンモニウムの混合液で
陽極酸化膜13を選択的にエッチングして除去し、更にレ
ジスト膜14を除去する。この状態を図5(b)に示す。
【００３７】次に、図5(c)に示すように、HgCdTe基板１
を所定時間熱処理し、陽極酸化膜13とHgCdTe基板１の界
面に形成されたHgリッチ層15を拡散し、図5(d)に示すよ
うにｎ型層11を形成することで、ｐｎ接合の形成予定領
域の周辺部に所定の緩やかなキャリア濃度勾配を有する
Graded Junction を形成して、その後陽極酸化膜13をエ
ッチング除去する。
を所定時間熱処理し、陽極酸化膜13とHgCdTe基板１の界
面に形成されたHgリッチ層15を拡散し、図5(d)に示すよ
うにｎ型層11を形成することで、ｐｎ接合の形成予定領
域の周辺部に所定の緩やかなキャリア濃度勾配を有する
Graded Junction を形成して、その後陽極酸化膜13をエ
ッチング除去する。
【００３８】そして、図5(e)に示すように、レジスト膜
（図示せず）をマスクとしてｐｎ接合の形成予定領域に
Ｂ+ イオンを矢印のようにイオン注入し、更に熱処理し
て注入されたイオン注入層をｎ+ 層２に形成する。
（図示せず）をマスクとしてｐｎ接合の形成予定領域に
Ｂ+ イオンを矢印のようにイオン注入し、更に熱処理し
て注入されたイオン注入層をｎ+ 層２に形成する。
【００３９】第３実施例としては、図6(a)に示すよう
に、p 型のHgCdTe基板１の全面に該基板の陽極酸化膜13
を形成後、レジスト膜14をマスクとして画素間領域の以
外の領域の陽極酸化膜13を前記したエッチング液で選択
エッチングする。
に、p 型のHgCdTe基板１の全面に該基板の陽極酸化膜13
を形成後、レジスト膜14をマスクとして画素間領域の以
外の領域の陽極酸化膜13を前記したエッチング液で選択
エッチングする。
【００４０】その後、図6(b)に示すように、陽極酸化膜
13を残したまま、画素形成予定領域にＢ+ イオンを矢印
のようにイオン注入してｎ+ 層２を形成する。この陽極
酸化膜13とHgCdTe基板１の境界面にはHgリッチ層15が形
成されている。
13を残したまま、画素形成予定領域にＢ+ イオンを矢印
のようにイオン注入してｎ+ 層２を形成する。この陽極
酸化膜13とHgCdTe基板１の境界面にはHgリッチ層15が形
成されている。
【００４１】続いて、図6(c)に示すようにHgCdTe基板１
表面にZnS 膜の表面保護膜３を蒸着により形成する。次
に、図6(d)に示すように、該表面保護膜３に接続用孔４
を形成後、In、或いは金を蒸着し、該蒸着膜をリフトオ
フ法等を用いて所定のパターンに形成して電極５を設け
てフォトダイオードを形成する。
表面にZnS 膜の表面保護膜３を蒸着により形成する。次
に、図6(d)に示すように、該表面保護膜３に接続用孔４
を形成後、In、或いは金を蒸着し、該蒸着膜をリフトオ
フ法等を用いて所定のパターンに形成して電極５を設け
てフォトダイオードを形成する。
【００４２】そして、図6(e)に示すように、このように
形成したフォトダイオードを有するHgCdTe基板１の熱処
理温度、熱処理時間を制御して熱処理し、前記したHgリ
ッチ層15のHgを拡散してｎ型層11に形成することによ
り、所定の光信号量、クロストーク発生量を有する光検
知素子を形成する。
形成したフォトダイオードを有するHgCdTe基板１の熱処
理温度、熱処理時間を制御して熱処理し、前記したHgリ
ッチ層15のHgを拡散してｎ型層11に形成することによ
り、所定の光信号量、クロストーク発生量を有する光検
知素子を形成する。
【００４３】
【発明の効果】以上述べたように、本発明の光検知素
子、およびその製造方法によると、ｎ型層に発生する暗
電流は、従来の方法で形成した場合と同様で、表面リー
ク電流の発生の少ない光検知素子が得られる。また画素
間に陽極酸化膜を形成することで、光検知素子形成後に
クロストーク発生量を所定の値に制御できる。
子、およびその製造方法によると、ｎ型層に発生する暗
電流は、従来の方法で形成した場合と同様で、表面リー
ク電流の発生の少ない光検知素子が得られる。また画素
間に陽極酸化膜を形成することで、光検知素子形成後に
クロストーク発生量を所定の値に制御できる。
【図１】 本発明の光検知素子の第１実施例の断面図と
平面図である。
平面図である。
【図２】 本発明の光検知素子の第２実施例の断面図と
平面図である。
平面図である。
【図３】 本発明の光検知素子の第３実施例の断面図と
平面図である。
平面図である。
【図４】 本発明の光検知素子の第１実施例の製造方法
を示す断面図である。
を示す断面図である。
【図５】 本発明の光検知素子の第２実施例の製造方法
を示す断面図である。
を示す断面図である。
【図６】 本発明の光検知素子の第３実施例の製造方法
を示す断面図である。
を示す断面図である。
【図７】 本発明のｎ型層のHgCdTe基板に於ける濃度分
布図である。
布図である。
【図８】 従来の光検知素子の製造方法を示す断面図と
平面図である。
平面図である。
【図９】 従来の光検知素子の不都合を示す説明図であ
る。
る。
１ HgCdTe基板 ２ ｎ+ 層 ３ 表面保護膜 ４ 接続用孔 ５ 電極 11 ｎ型層 12 イオン注入層 13 陽極酸化膜 14 レジスト膜 15 Hgリッチ層
───────────────────────────────────────────────────── フロントページの続き (72)発明者 渡邊 芳夫 神奈川県川崎市中原区上小田中1015番地 富士通株式会社内
Claims (5)
- 【請求項１】 一伝導型の半導体基板(1) に該基板と逆
伝導型の不純物を所定のパターンに導入し、ｐｎ接合領
域よりなる画素領域(2) を設けた光検知素子に於いて、 前記画素領域(2) の不純物キャリア濃度分布を、前記ｐ
ｎ接合領域の中央部では急峻とし、前記ｐｎ接合領域の
周辺部では緩やかにしたことを特徴とする光検知素子。 - 【請求項２】 請求項１記載の画素領域(2) の周辺部、
画素領域(2) 間の中央の領域、或いは画素領域(2) の周
辺部と画素領域間の中央の領域の何れかに幅、或いは深
さが制御可能な前記半導体基板(1) の伝導型とは異なる
逆伝導型層(11)を設けたことを特徴とする光検知素子。 - 【請求項３】 請求項２に記載の逆伝導型層(11)が、半
導体基板に逆導電型の不純物を導入した拡散層、或いは
該半導体基板上に形成された陽極酸化膜(13)を加熱処理
して設けていることを特徴とする光検知素子。 - 【請求項４】 一伝導型の半導体基板(1) に該基板と逆
伝導型の不純物を所定のパターンに導入し、ｐｎ接合領
域よりなる画素領域(2) を設けて光検知素子を製造する
方法に於いて、 前記画素領域(2) の周辺部、画素領域(2) の間の中央の
領域、或いは画素領域(2) の周辺部と画素領域(2) 間の
中央の領域のうちの何れかの領域に陽極酸化膜(13)を形
成し、 次いで半導体基板(1) を加熱処理して半導体基板(1) と
陽極酸化膜(13)の界面に形成された水銀リッチ層(15)の
水銀を半導体基板(1) に導入して該半導体基板(1) の水
銀空孔を上記水銀で埋めて半導体基板(1) の逆伝導型層
(11)を形成し、 前記画素領域(2) の中央部に半導体基板(1) と逆伝導型
の不純物原子を導入することを特徴とする光検知素子の
製造方法。 - 【請求項５】 一伝導型の半導体基板(1) に該半導体基
板(1) と逆伝導型の不純物を所定のパターンに導入し、
ｐｎ接合領域よりなる画素領域(2) を設けて光検知素子
を製造する方法に於いて、 前記画素領域(2) 間の中央の領域に陽極酸化膜(13)を形
成後、前記画素領域(2) の中央部に半導体基板(1) と逆
伝導型の不純物原子を導入して画素領域(2) を形成し、 次いで該半導体基板(1) 上に表面保護膜(3) を形成して
前記表面保護膜(3) に接続用孔(4) を形成後、電極(5)
を形成して光検知素子を形成し、 次いで前記光検知素子を形成した半導体基板(1) を加熱
処理して該半導体基板(1) と陽極酸化膜(13)の界面に形
成された水銀リッチ層(15)の水銀を半導体基板(1) に導
入して該半導体基板(1) の水銀空孔を上記水銀リッチ層
(15)の水銀で埋めて半導体基板(1) 逆伝導型層(11)を形
成し、光検知素子の光電流およびクロストーク量の制御
を可能としたことを特徴とする光検知素子の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5020450A JPH06237005A (ja) | 1993-02-09 | 1993-02-09 | 光検知素子およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5020450A JPH06237005A (ja) | 1993-02-09 | 1993-02-09 | 光検知素子およびその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06237005A true JPH06237005A (ja) | 1994-08-23 |
Family
ID=12027408
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5020450A Withdrawn JPH06237005A (ja) | 1993-02-09 | 1993-02-09 | 光検知素子およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06237005A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006173487A (ja) * | 2004-12-17 | 2006-06-29 | Omron Corp | 撮像デバイス |
| JP2007311664A (ja) * | 2006-05-19 | 2007-11-29 | Sharp Corp | カラーセンサー、カラーセンサーの製造方法、センサー、及び電子機器 |
| WO2023061235A1 (zh) * | 2021-10-14 | 2023-04-20 | 南京大学 | 基于选区离子注入的新型碳化硅基横向pn结极紫外探测器及制备方法 |
-
1993
- 1993-02-09 JP JP5020450A patent/JPH06237005A/ja not_active Withdrawn
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006173487A (ja) * | 2004-12-17 | 2006-06-29 | Omron Corp | 撮像デバイス |
| JP2007311664A (ja) * | 2006-05-19 | 2007-11-29 | Sharp Corp | カラーセンサー、カラーセンサーの製造方法、センサー、及び電子機器 |
| US7605354B2 (en) | 2006-05-19 | 2009-10-20 | Sharp Kabushiki Kaisha | Color sensor, production method thereof, sensor, and electronics device |
| WO2023061235A1 (zh) * | 2021-10-14 | 2023-04-20 | 南京大学 | 基于选区离子注入的新型碳化硅基横向pn结极紫外探测器及制备方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5430321A (en) | Photodiode structure | |
| US5191399A (en) | Solid-state imaging device with improved photodetector | |
| US5446308A (en) | Deep-diffused planar avalanche photodiode | |
| EP1917676A2 (en) | Low-noise semiconductor photodetectors | |
| US5238864A (en) | Method of making solid-state imaging device | |
| JP3471394B2 (ja) | 半導体紫外線センサ | |
| EP0178664B1 (en) | Solid state image sensing device and method for making the same | |
| US4415370A (en) | Method of beryllium implantation in germanium substrate | |
| JP3607385B2 (ja) | シリコンアバランシェフォトダイオード | |
| CA1078948A (en) | Method of fabricating silicon photodiodes | |
| US7642116B1 (en) | Method of forming a photodiode that reduces the effects of surface recombination sites | |
| KR100263474B1 (ko) | 고체 촬상 소자 및 그의 제조 방법 | |
| KR100595876B1 (ko) | 이미지센서의 포토다이오드 제조방법 | |
| JPH09232617A (ja) | 赤外線検知素子及びその製造方法 | |
| JPH09321332A (ja) | 半導体受光素子の製造方法 | |
| JPH05183184A (ja) | 固体撮像装置の製造方法 | |
| JP4401036B2 (ja) | フォトダイオードの製造方法 | |
| US5416030A (en) | Method of reducing leakage current in an integrated circuit | |
| JP2658013B2 (ja) | 半導体受光素子の製造方法 | |
| WO1989006052A1 (en) | Reticulated junction photodiode having enhanced responsivity to short wavelength radiation | |
| JP3320589B2 (ja) | 固体撮像素子及びその製造方法 | |
| JPH02278882A (ja) | 光センサの製造方法 | |
| JP2000223733A (ja) | 赤外線フォトダイオード及びその製造方法 | |
| Wolffenbuttel | Flexible spectral-response shaping of silicon photodiodes | |
| JPH10163517A (ja) | 半導体装置及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20000509 |