JPH02279019A - Ｔｔｌ出力回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔目次〕 概要 産業上の利用分野 従来の技術　　　　　　　　（第５．６図）発明が解決
しようとする課題（第７図）課題を解決するための手段 作用 実施例 本発明の第１実施例　　　（第１．２図）本発明の第２
実施例　　　（第３．４図）発明の効果 〔概要〕 ＴＴＬ出力回路に関し、 回路構成を工夫して通常のバイポーラトランジスタを飽
和制御することができ、ＳＢＤクランプトランジスタを
必要としないＴＴＬ出力回路を提供することを目的とし
、 出力端子にコレクタが接続され、Ｌレベル電源線にエミ
ッタが接続された出力トランジスタを有するＴＴＬ出力
回路において、前記出力トランジスタのコレクタに、エ
ミッタを接続した制御トランジスタと、入力論理信号が
一論理状態にあるとき、前記出力トランジスタおよび制
御トランジスタに各々ベース電流を供給する供給手段と
、を備えて構成している。

〔産業上の利用分野〕

本発明は、ＴＴＬ出力回路に関する。

一般に、バイポーラトランジスタをスイッチング素子と
して使用しく例えば、ＴＴＬ出力回路の出力トランジス
タ）、そのスイッチング速度を高速化させる場合には、
大きなベース電流でバイポーラトランジスタを駆動する
必要がある。

しかし、過剰なベース電流でバイポーラトランジスタを
駆動すると、コレクタ電圧が非常に低いレベル（Ｖ　Ｃ
ｌ　（ｓａｔ、　）　）まで引き下げられてしまい、そ
の結果、コレクターベースダイオードが順バイアスされ
て通常のトランジスタ動作が行われなくなる（すなわち
、飽和してしまう）。バイポーラトランジスタが飽和す
ると、そのスイッチング速度が著しく低下する。これは
、飽和状態にあるトランジスタのベースおよびコレクタ
領域に蓄えられた電荷（すなわち小数キャリア）によっ
て、オンからオフへのスイッチングが遅くなるためであ
る。

この対策として、いわゆる「不純物をドープしたトラン
ジスタ」がある。このタイプのトランジスタは、金や銅
などの不純物をシリコンの結晶格子に拡散してトラップ
を意図的に作り出すもので、このトラップによってベー
スおよびコレクタ領域の小数キャリアを素早く取り除く
ようにしたものである。

しかし、こうしたタイプのトランジスタでは、トランジ
スタのβが減少する、コレクタ抵抗ｒａｉ１、が増加す
る、コレクタ電流を大きくしたときのＶ□１が増加する
、さらに、不純物によって洩れ電流が増加する、といっ
たトランジスタ特性上の諸子具合を有しており、好まし
くないものであった。

一方、スイッチングトランジスタの飽和を防ぐものとし
ては、金属−半導体ダイオード、いわゆるショットキー
バリアダイオード（Ｓ　Ｂ　Ｄ）を用いたＳＢＤクラン
プトランジスタの使用が有効であることが知られている
。

〔従来の技術〕

従来のこの種のＳＢＤクランプトランジスタを使用した
ＴＴＬ出力回路としては、例えば第５図に示すようなも
のがある。

第５図において、Ｔａは出力トランジスタであり、この
Ｔａは入力論理信号ＶｉがＨレベルにあるときオンし、
ＶｉがＬレベルにあるときオフするもので、そのオン−
オフを高速化するために、ＳＢＤクランプトランジスタ
が使用される。

第６図はＳＢＤクランプトランジスタを示す図で、ベー
ス−コレクタ間にショットキーバリアダイオード（Ｓ　
Ｂ　Ｄ）が接続されている。すなわち、ＳＢＤクランプ
トランジスタでは、過剰なベース電流をＳＢＤによって
コレクタに振り分け、飽和を防いでいる。また、ＳＢＤ
の順方向電圧Ｖ、は約Ｑ、４Ｖであるから、出力トラン
ジスタＴａのコレクタ電位は、■□、（Ｔａのベース−
エミッタ間電圧：約０．ＴＶ＞から上記■、を引いた電
圧（０，７Ｖ−０，４Ｖ＝　０．３Ｖ）にクランプされ
、Ｔａがオンしたときの出力論理信号のＬレベルは上記
クランプ電位となる。

なお、このようなＴＴＬ出力回路にあっては、出力トラ
ンジスタをＳＢＤクランプトランジスタとするとともに
、他のトランジスタにもＳＢＤクランプトランジスタを
用いることが多く　（この例ではＴｂ、Ｔｃ、Ｔｄ、Ｔ
ｅなど）、また所定のトランジスタのベース蓄積電荷を
引き抜くためのダイオードＤａや負荷容量の蓄積電荷を
引き抜くため・のダイオードＤｂにもショットキーバリ
アダイオード（ＳＢＤ）が使用されることが多い。

〔発明が解決しようとする課題〕

しかしながら、このような従来のＴＴＬ出力回路にあっ
ては、高速動作の面では充分に満足のいく性能が得られ
るものの、製造工程の簡素化といった面でみた場合には
、ＳＢＤを製造する分だけ工程が多く、改善の余地があ
った。

すなわち、ＳＢＤクランプトランジスタの製造工程は、
例えば、第７図（ａ）〜（ｆ）で示すように、ベース拡
散の工程（同図（ａ）　）　、Ｓ　ｉ　０２エツチング
によるベース、エミッタおよびコレクタの窓開きの工程
〔同図（ｂ））　、エミッタ拡散の工程〔同図（Ｃ）　
）　、Ｐｏ１ｙ　Ｓ　ｉエツチングの工程〔同図（ｄ）
）　、ＳＢＤ窓開きの工程〔同図（ｅ）〕および／ｌ配
線の工程〔同図（ｆ）〕の各工程を有するが、そのうち
ＳＢＤの製造に特有な工程として、この例では２つの工
程〔同図（ｄ）（ｅ）〕が必要であった。

本発明は、このような問題点に鑑みてなされたもので、
回路構成を工夫して通常のバイポーラトランジスタを飽
和制御することができ、ＳＢＤクランプトランジスタを
必要としないＴＴＬ出力回路を提供することを目的とし
ている。

〔課題を解決するための手段〕

本発明に係るＴＴＬ出力回路は上記目的を達成するため
に、出力端子にコレクタが接続され、Ｌレベル電源線に
エミッタが接続された出力トランジスタを有するＴＴＬ
出力回路において、　前記出力トランジスタのコレクタ
に、エミッタを接続した制御トランジスタと、入力論理
信号が一論理状態にあるとき、前記出力トランジスタお
よび制御トランジスタに各々ベース電流を供給する供給
手段と、を備えて構成している。

〔作用〕

本発明に係るＴＴＬ出力回路では、オン状態にある出力
トランジスタのコレクタ電位が適当な電圧にクランプさ
れ、通常のバイポーラトランジスタを用いた出力トラン
ジスタを、飽和制御タイプのスイッチング素子として動
作させることができる。

〔実施例〕

以下、本発明を図面に基づいて説明する。

第１．２図は本発明に係るＴＴＬ出力回路の第１実施例
を示す図であり、オープンコレクタのＴＴＬ出力回路に
適用した例である。

第１図において、ＴＴＬ出力回路１は、入力回路（供給
手段）２、制御トランジスタＱ、および出力トランジス
タＱ２を備えている。制御トランジスタＱ、および出力
トランジスタＱ２はＮＰＮ型バイポーラトランジスタで
ある。ＶＣＣはＨレベル電源線３への電源供給端子で、
例えば＋５■が供給される。ＧＮＤはＬレベル電源線４
への電源供給端子で、例えば０■が供給される。ＩＮは
入力端子で、このＩＮにはＨレベル若しくはＬレベルに
変化する入力論理信号Ｖｉが加えられる。ＯＵＴは出力
端子で、このＯＵＴには負荷が接続される０図中では一
例として試験のための負荷回路５が接続されている。こ
の負荷回路゛５は、例えば０．５にΩ程度の抵抗ＲＬ１
％　ＲＬｚおよび５０ＰＦ程度の容ＩＣＬから構成され
る。なお、ｖＬは＋７■程度の電源線である。

入力回路２は、ＰＮＰＮＰＮバイポーラトランジスタを
有している。このＱ、はベースをＩＮに接続し、Ｈレベ
ル電源線３とエミッタの間に入力抵抗Ｒ１を接続すると
ともに、コレクタをＬレベル電源線４に接続している。

また、入力回路２は、Ｑ３のコレクタ、エミッタ間を接
続するダイオードＤｔ、Ｄｚおよびプルダウン抵抗Ｒ２
からなる直列回路２ａと、コレクタをＨレベル電源線３
に接続し、ベースをＱ、のエミッタに接続し、エミッタ
を抵抗Ｒ３，Ｒ４を介してＬレベル電源線４に接続した
ＮＰＮバイポーラトランジスタ。４と、を有している他
、ＤｌとＤ２との間のノード′ＮＩを制御トランジスタ
Ｑ１のコレクタに接続し、ＤｔとＲ１との間のノードＮ
２を出方トランジスタ。８ノヘースに接続し、Ｒ３とＲ
４との間のノードＮ。

を制御トランジスタＱ、のベースに接続して構成してい
る。そして、制御トランジスタ。１のエミッタを出力ト
ランジスタＱ２のコレクタおよび出力端子ＯＵＴに接続
し、また、出方トランジスタＱ２のエミッタをＬレベル
電源線４に接続している。

このような構成において、Ｑ、のスレッショルド電圧は
直列回路２ａによって決められる。今、Ｖｉがスレッシ
ョルド電圧以上のレベル、すなわちＨレベル（−論理状
態）にあるときには、Ｑ３はオフ状態にある。このオフ
状態において、直列回路２ａを流れる電流によりＮＩ、
Ｎｚには各々電圧Ｖ、　、Ｖ、が発生する。また、この
とき、Ｑｌはオン状態にあり、Ｎ、には電圧Ｖ、が発生
している。

したがって、出力トランジスタＱ２のコレクタ電圧は、
■３からＶｍｔ＋　　（Ｑｔのベース−エミッタ間電圧
）下った電圧にクランプされるとともに、ＤＩを流れる
電流の一部の電流ｋｃ＋が制御トランジスタＱ１を介し
て出力トランジスタＱ２のコレクタにバイパスされ、Ｑ
２のベース電流が、Ｑ２のコレクタ電流に対応した値に
コントロールされる。その結果、出力トランジスタＱ２
の飽和状態はＳＢＤクランプトランジスタを使用した場
合と同様に制御されたものとなり、通常のバイポーラト
ランジスタを用いた出力トランジスタＱ！のスイッチ動
作を高速化することができる。

第２図は本発明のＴＴＬ出力回路１に、負荷回路５を接
続した場合の試験結果を示すグラフで、ＶｉがＨ−Ｌへ
と変化した直後のきわめてわずかな時間に、出力トラン
ジスタＱｚがオン−オフへとスイッチし、ＶｏがＬ→Ｈ
へと立上る様子を示している。また、本実施例では、全
てのトランジスタ（Ｑｌ　−Ｑｌ　）に、通常のバイポ
ーラトランジスタを使用したので、ＳＢＤを作る工程（
第７図（ｄ）（ｅ））を省くことができ、工程を簡素化
することができる。

第３．４図は本発明に係るＴＴＬ出力回路の第２実施例
を示す図であり、第１実施例にオフバッファ回路を付加
したものである。なお、第１図と同一の部品には同一番
号を付し、その説明を省略する。

第３図において、６はオフバッファ制御回路、７はオフ
バッファ回路である。オフバッファ制御回路６は、Ｈレ
ベル電源線３とＬレベル電源線４との間に抵抗Ｒ５、Ｒ
６、ダイオードＤ１、Ｄ４を直列に接続して基準電圧ｖ
Ｒを作る基準電圧発生回路６ａと、Ｑｌのベース電位■
、とＶＲとを各々のベースに受けて差動動作する一対の
差動トランジスタＱ、、Ｑｓ、および抵抗Ｒ７、Ｒ，か
らなる差動回路６ｂと、を有している。

一方、オフバッファ回路７は、抵抗Ｒ１を介してコレク
タをＨレベル電源線３に接続し、エミッタを出力端子Ｏ
ＵＴに接続した第１のオフバッファトランジスタＱ、と
、コレクタをＱ＆のコレクタに接続するとともに、エミ
ッタをＱ、のベースに接続する第２のオフバッファトラ
ンジスタＱ７と、Ｑ、、のベースとＬレベル電源線４と
の間に直列に接続された抵抗Ｒ１゜、ダイオードＤｓ、
Ｄｂからなるプルダウン回路７ａと、を有している。

上記各トランジスタＱＳａ、ｑｓｂ、Ｑ、およびＱ。

はＮＰＮバイポーラトランジスタである。なお、図中で
は一例として試験のための負荷回路８が接続されている
。この負荷回路８は、例えば０．５にΩ程度の抵抗ＲＬ
および５０ＰＦ程度の容量ＣＬから構成されている。

このような構成において、基準電圧Ｖｉの太きさを、Ｖ
ｉが■ルベルにあるときの０４のベース電圧■８よりも
わずかに小さく　　（Ｖｌｌ　＜Ｖｌ　）　Ｌ。

ておけば、ＶｉＡ＜Ｈレベルにある間では、Ｑ、１がオ
ン、Ｑｌ、がオフし、その結果、Ｑ、、、Ｑ、がオフす
ることとなる。なお、このとき、Ｑ２はオン状態にある
。

次に、ＶｉがＨ−Ｌに立下ると、Ｑ、がオンすることに
より、■８が低下し、ＶＲ＜ＶＢの関係が満足されな（
なる。したがって、Ｑｌ、がオフし、Ｑ３．がオンして
Ｑ、　、Ｑ、は速やかにオン状態となる。ちなみに、第
４図は出力端子０’　Ｕ　Ｔに負荷回路８を接続した場
合の試験結果であり、ＶｉのＨ→Ｌ→Ｈ変化およびｖｏ
のＬ→Ｈ−Ｌ変化をそれぞれ示すグラフである。

このように、本実施例においても全てのトランジスタに
、通常のバイポーラトランジスタを使用してＴＴＬ出力
回路を構成することができる。

〔発明の効果〕

本発明によれば、通常のパイポーラトランジス夕を飽和
制御することができ、ＳＢＤクランプトランジスタを必
要としないＴＴＬ出力回路を実現することができる。

【図面の簡単な説明】

第１．２図は本発明に係るＴＴＬ出力回路の第１実施例
を示す図であり、 第１図はその構成図、 第２図はその波形図、 第３．４図は本発明に係るＴＴＬ出力回路の第２実施例
を示す図であり、 第３図はその構成図、 第４図はその波形図、 第５〜７図は従来のＴＴＬ出力回路を示す図であり、 第５図はその構成図、 第６図はそのＳＢＤクランプトランジスタのシンボルお
よび実際の回路を示す図、 第７図はそのＳＢＤクランプトランジスタの製造工程図
である。 ２・・・・・・入力回路（供給手段）、４・・・・・・
Ｌ　レヘ／Ｌ／　電源１．％、Ｑｌ　・・・・・・制御
トランジスタ、Ｑ２・・・・・・出力トランジスタ、 ＯＵＴ・・・・・・出力端子、 Ｖｉ・・・・・・入力論理信号、 ■、・・・・・・第１の電圧、 Ｖ２・・・・・・第２の電圧。 時 間 第１実施例の波形図 第２実施例の波形図

Claims (1)

1. 【特許請求の範囲】 出力端子にコレクタが接続され、Ｌレベル電源線にエミ
   ッタが接続された出力トランジスタを有するＴＴＬ出力
   回路において、 前記出力トランジスタのコレクタに、エミッタを接続し
   た制御トランジスタと、 入力論理信号が一論理状態にあるとき、前記出力トラン
   ジスタおよび制御トランジスタに各々ベース電流を供給
   する供給手段と、 を備えたことを特徴とするＴＴＬ出力回路。