JPH02280201A - ディジタル制御方法およびその装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、自動機械等を実時間制御するディジタル制
御方法およびその装置に関する。

〔従来の技術〕

上記のディジタル制御装置において、ベーシック、パス
カル、フォートラン等の高級言語によってかかれたソー
スプログラムを実行する場合に、コンパイラを用いると
、−括して翻訳した後実行するため、実行時間は短縮さ
れるが、デバッグを簡単に行うことが出来ないという欠
点がある。また、インタプリタを用いると、各段階にお
いてソースプログラムを翻訳しながら実行するため、デ
バッグには有利であるが、実行に時間がかかり本装置の
目的である、実時間制御を行うことが出来ないという欠
点がある。

そこで、ソースプログラムの修正時には、主演算装置上
で実行されるインタプリタを用いて各段階ごとにデバッ
グを行い、副演算装置上で実行されるコンパイラにより
、各段階ごとに、当該段階におけるソースプログラムを
コンパイルしていくという方法が、提案されている（特
開昭６３−１５７２４０号公報参照）。

これによれば、装置は、インタプリタが実行される主演
算装置と、コンパイラが実行される副演算装置をもち、
ソースプログラムのデバッグ時には、インタプリタを用
いて適宜デバッグをしながらプログラムの修正を行い、
当該段階ごとにソースプログラムをコンパイルしていく
もので、ソースプログラム完成後は、改めて一括コンパ
イルを行う必要がない、というものであった。

〔発明が解決しようとする課題〕

ところが、上記従来例では、１つの装置上に主演算装置
と、副演算装置を持たなければならず、また、ソースプ
ログラムの各段階の実行は、インタプリタによって実行
されるので、実時間実行が行われないという課題があっ
た。

この発明は上記の課題に鑑みてなされたものであり、ソ
ースプログラムの各段階の実行は実時間実行され、また
、１つの演算装置のみで実施可能なディジタル制御方法
およびその装置を提供することを目的としている。

〔課題を解決するための手段〕

上記の目的を達成するためのこの発明のディジタル制御
方法およびその装置は、ソースプログラムを各段階ごと
にブレークポイントを設けながら、実行プログラムに変
換するコンパイラと、変換された実行プログラムとソー
スプログラムを対応づけながら、各段階を実行し、かつ
必要に応じてデバッグ可能なデバッガを具備するもので
ある。

〔作用〕

以上のディジタル制御装置であれば、コンパイラによっ
てソースプログラムを実行プログラムに変換し、デバッ
ガによりソースプログラムは各段階ごとに実時間実行さ
れるとともにデパックされるので、デバッグが終了した
後、再コンパイルを行う事なく、実行プログラムを得る
ことが出来る。

〔実施例〕

以下、本発明による一実施例を、図面によって詳細に説
明する。

第１図は、ディジタル制御装置の概略、構成図である。

ディジタル制御装置２は、外部機器との信号をやり取り
する入出力装置４と、オペレーティングシステム（Ｏ８
）、コンパイラ、デバッガ１、ソースプログラムを記録
保存している外部記憶装置６と、コンパイラによるソー
スプログラムの変換を行い、また、デバッガにより実行
プログラムのデバッグを行う演算装置８と、演算装置８
からアクセス可能な記憶装置１０と、各装置を互いに接
続するバス１２とＫよって構成されている。記憶装置１
０には、ＯＳ、コンパイラ、デバッガがそれぞれロード
される。

演算装置８に用いるプロセッサ（ＣＰＵ）は、本実施例
の場合、分岐命令が実行されると割り込みを発生し、あ
らかじめ設定された番地に実行が移される、という機能
を持つものを使用することによって実現している。

以上の構成によるディジタル制御装置２の動作について
説明する。ディジタル制御装置２を可動状態にすると、
外部記憶装置６に格納されたＯ８が記憶装置１０にロー
ドされ、この後、コンパイラ、及びデバッガが記憶装置
１０にロードされる。

ここで、Ｏ８，コンパイラ、デバッガ、ソースプログラ
ムが記憶装置１０に初めから記憶されているのであれば
、外部記憶装置６は必要ない。

そして、ソースプログラムのコンパイルに取りかかると
、ソースプログラムが記憶装置１０にロードされ、演算
装置８において、コンパイラにより、実行コードへの変
換が行われる。コンパイル方法を、フローチャート（第
２図）を参照して説明する。ソースプログラムの各段階
を符号Ｓで表し、全段階をｍとする。まず、ｓ　＝　１
とおき（ステラ７’ｌ）、第１段階のソースプログラム
を、実行プログラムへ変換する（ステップ２）。この段
階のコンパイルが終了した時点で、割り込みな発生させ
る分岐命令を、ステップ２で生成された実行プログラム
に付加する（ステップ３）。この分岐命令は、デバッグ
時に割り込みを発生させるために、挿入される。この後
、ｓ＝ｍであるかどうか、すなわち、全段階が変換され
たかどうかを判別しくステップ４）、ｓ＝ｍでなければ
、Ｓに１を加えてＳ＋１とし、ステップ２に戻って、第
Ｓ＋１段階を変換する。全段階のコンパイルを終了して
生成された実行プログラムの例を、第３図を参照して説
明する。第３図（ａ）は、ソースプログラムの例を示し
たものである。このソースプログラムを、コンパイラに
より実行コードに変換すること釦より、第３図（ｂ）で
示される、実行プログラムが生成される。すなわち、こ
の実行プログラムは、ソースプログラムの各段階ごとに
変換された実行プログラムと、各段階の直後に付加され
た、直後の段階ヘジャンプする分岐命令によって、構成
される。

次に、コンパイラによって生成された、実行プログラム
のデバッグについて、フローチャート（第４図）を参照
して説明する。実行プログラムの各段階を符号Ｓで表し
、全段階をｍとする。デバッガは、まず、ＣＰＵを第１
のモードに切り替える。次にｓ　＝　ｌとおき（ステッ
プｌ）、第１段階に当該するソースプログラムを表示す
る（ステップ２）。第１段階のソースプログラムが表示
された後、当該段階を実行するかどうか、使用者のキー
人力待ちとなる。第１段階においては実行するか否かの
入力にのみ対応するが、第２段階以降は前の段階の実行
の結果、実行結果に誤りがあったときに、ソースプログ
ラムを修正することも可能となる。この場合、再度コン
パイルすることになる。（ステップ３）。当該段階の実
行を促すキー人力がなされた場合、デバッガは、ＣＰＵ
を第２のモードに切り替え、当該段階の実行プログラム
を実行する（ステップ４）。当該段階の実行が終了し、
コンパイラによって付加された分岐命令を実行すると、
演算装置は割り込みを発生させ、ＣＰＵは第１のモード
に切り替えられる（ステップ５）。

次に、ｓ＝ｍであるかどうか、すなわち全段階が実行さ
れたかどうか判別しくステップ６）、ｓ　＝　ｍでなけ
れば、Ｓは１を加えてＳ＋１としくステップ７）、ステ
ップ２に戻って、第Ｓ＋１段階を実行する。全段階の実
行を終了すると、実行はオペレーティングシステムに戻
される。

デバッグが終了した実行プログラムは、デバッグのため
に付加された情報は、割り込みを発生させるための分岐
命令のみであり、この分岐命令の飛び先番地は、直後の
次の段階の実行プログラムを指しているので、デバッグ
が終了し、自動実行する段になっても、ソースプログラ
ムを再コンパイルすることなく、充分、実時間実行の行
えるものである。

〔発明の効果〕

以上のようｋこの発明は、ソースプログラムの変換にあ
たり、各段階ごとに実行を行うことができ、また、各段
階において実時間実行が可゛能であるような実行プログ
ラムを生成するので、デバッガを用いたプログラムのト
レースでは、各段階において実時間実行が可能であり、
デバッグの終了した時点で、自動実行可能な実行プログ
ラムを得ることができ、実行プログラムの作成時間をほ
とんど取らなくてもすむという、特有の効果を奏する。

【図面の簡単な説明】

第１図乃至第４図は本発明によるディジタル制御装置の
一実施例を示し、第１図は概略構成図、第２図はコンパ
イル時の動作を説明するためのフローチャート、第３図
（ａ）、（ｂ）はそれぞれソースプログラムと、本発明
による変換された実行プログラムの例を示す機能図、第
４図はデバッグ時の動作を説明するためのフローチャー
トである。 ２・・・・・・ディジタル制御装置、 ４・・・・・・入出力装置、 ６・・・・・・第２の記憶装置、 ８・・・・・・演算装置、 １０・・・・・・第１の記憶装置、

Claims (2)

【特許請求の範囲】
1. （１）少なくともソースプログラムと、コンパイラと、
   デバッガとからなり、 前記ソースプログラムは、複数の段階からなり、前記コ
   ンパイラは、前記ソースプログラムのそれぞれの段階毎
   に、実行プログラムに変換し、かつ割り込みを発生させ
   る分岐命令を付加し、前記デバッガは、第１のモードと
   第２のモードとを有し、 前記第１のモードは、前記ソースプログラムのそれぞれ
   の段階毎に、ソースプログラムを表示し、その段階の実
   行命令あるいはその前の段階のソースプログラムの修正
   命令を受けて該当動作可能とし、 前記第２のモードは、前記実行命令を受けたときに前記
   第１のモードから切り替えられるモードであって、実行
   プログラムを実行し、前記分岐命令の実行によって前記
   第１のモードに戻ることを特徴とするディジタル制御方
   法。
2. （２）外部機器と情報伝達可能な入出力装置と、複数の
   プログラムが記憶される記憶装置と、前記プログラムの
   命令に従って演算を実行する演算装置とからなるディジ
   タル制御装置において、 前記複数のプログラムは、少なくともオペレーティング
   システムと、ソースプログラムと、コンパイラと、デパ
   ッガとからなり、 前記ソースプログラムは、複数の段階からなり前記コン
   パイラは、前記ソースプログラムのそれぞれの段階毎に
   、実行プログラムに変換し、かつ割り込みを発生させる
   分岐命令を付加し、前記デバッガは、第１のモードと第
   ２のモードとを有し、 前記第１のモードは、前記ソースプログラムのそれぞれ
   の段階毎に、ソースプログラムを表示し、その段階の実
   行命令あるいはその前の段階のソースプログラムの修正
   命令を受けて該当動作可能とし、 前記第２のモードは、前記実行命令を受けたときに前記
   第１のモードから切り換えられるモードであって、実行
   プログラムを実行し、前記分岐命令の実行によって前記
   第１のモードに戻ることを特徴とするディジタル制御装
   置。