JPH02280233A - Memory management system - Google Patents

Memory management system

Info

Publication number
JPH02280233A
JPH02280233A JP1100075A JP10007589A JPH02280233A JP H02280233 A JPH02280233 A JP H02280233A JP 1100075 A JP1100075 A JP 1100075A JP 10007589 A JP10007589 A JP 10007589A JP H02280233 A JPH02280233 A JP H02280233A
Authority
JP
Japan
Prior art keywords
area
memory
main storage
storage area
interrupt processing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP1100075A
Other languages
Japanese (ja)
Inventor
Tadashi Inoue
直史 井上
Kenichiro Sugiura
杉浦 賢一郎
Yoshinori Yamaguchi
芳則 山口
Masanao Yasuda
雅直 安田
Hideyuki Kobayashi
秀行 小林
Michihira Murayama
道平 村山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Canon Inc
Original Assignee
Canon Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Canon Inc filed Critical Canon Inc
Priority to JP1100075A priority Critical patent/JPH02280233A/en
Publication of JPH02280233A publication Critical patent/JPH02280233A/en
Pending legal-status Critical Current

Links

Landscapes

  • Memory System (AREA)
  • Stored Programmes (AREA)

Abstract

PURPOSE:To restrict the extension of an interruption processing storage area and to release a main storage area to a controller by fixing an area to load an interruption processing procedure to the main storage area and managing the interruption processing storage area. CONSTITUTION:When each interruption processing procedure written to a fixed memory 2 is loaded in the specific area of a main storage means 3 by a system activation, a managing means 1 supervisorily manages the storage area acquiring condition of each interruption processing procedure loaded in the specific area of the main storage means 3, an inhibiting means 1 inhibits the extension of the specific area of the main storage means 3 based on the storage area acquiring condition to be managed and the extension of the specific area is restricted. Based on the storage area acquiring condition managed with the managing means 1, a reducing means 1 reduces the fixed area of the main storage means 3 and the work area of the main storage means 3 to a controller is secured. Thus, the extension of the storage area occupied with the interruption processing program or the like is braked.

Description

【発明の詳細な説明】 (産業上の利用分野) この発明は、ハードウェア割込みまたはソフトウェア割
込み処理を実行する処理プログラムをメそり上にロード
して情報を処理する情報処理装置に係り、特にメモリへ
の処理プログラムロード処理を行うメモリ管理システム
に関するものである。
Detailed Description of the Invention (Field of Industrial Application) The present invention relates to an information processing device that processes information by loading a processing program that executes hardware interrupt or software interrupt processing onto a memory. The present invention relates to a memory management system that performs processing for loading processing programs into a computer.

〔従来の技術〕[Conventional technology]

従来、情報処理装置においては、ROM上に記憶された
種々の処理プログラムをRAM上にロードしてCPUが
ロードした種々の割込み処理用のプログラム(ハンドラ
)に基づいて割込み処理。
Conventionally, in an information processing device, various processing programs stored on a ROM are loaded onto a RAM, and a CPU performs interrupt processing based on various interrupt processing programs (handlers) loaded.

データ処理を実行している。Performing data processing.

この場合において、通常上記ハンドラ類はRAM上にロ
ードされた後、常駐された状態を保持される場合が多い
In this case, the above-mentioned handlers are usually kept in a resident state after being loaded onto the RAM.

一方、アプリケーションプログラム等は、一般的には動
作が終了すれば、メモリ上から削除されたり、システム
側でメモリの有効領域に再配置して限定されたメモリを
有効利用してワーク処理を実行している。
On the other hand, application programs, etc., are generally deleted from memory when their operations are completed, or are relocated to a valid memory area on the system side to effectively utilize the limited memory to perform work processing. ing.

〔発明が解決しようとする課題〕[Problem to be solved by the invention]

しかしながら、上記割込み処理用のプログラムは、ハー
ドウェアまたはソフトウェア割込み処理を実行しないプ
ログラム実行時にも、RAM上の所定固定領域に常駐さ
れており、この領域を開放するには電源遮断またはシス
テムリセット処理を実行してシステムを立ち上げ直さな
ければ実際には解放されない。
However, the above-mentioned interrupt processing program resides in a predetermined fixed area in RAM even when the program is executed without executing hardware or software interrupt processing, and to release this area, power must be shut off or system reset processing must be performed. It will not actually be released unless you run it and restart the system.

また、プログラム容量の肥大化に伴って使用しない多く
のハンドラがRAM上に常駐されるため、プログラムが
実行するために必要なメモリ容量が制限され、プログラ
ム実行に必要なメモリ空間で確保できなくなる事態が起
こり易くなり、メモリを有効に使用することができなく
なる問題点があった。
In addition, as program capacity increases, many handlers that are not used are resident in RAM, which limits the memory capacity required for program execution, resulting in a situation where the memory space necessary for program execution cannot be secured. There is a problem in that this tends to occur, making it impossible to use memory effectively.

この発明は、上記の問題点を解決するためになされたも
ので、割込み処理手順を主記憶エリアにロードするエリ
アを固定化して割込み処理記憶エリアを管理することに
より、割込み処理記憶エリアの拡張を制限して主記憶エ
リアをコントローラに解放できるメモリ管理システムを
得ることを目的とする。
This invention was made to solve the above problems, and by fixing the area for loading interrupt processing procedures into the main memory area and managing the interrupt processing storage area, it is possible to expand the interrupt processing storage area. The purpose of the present invention is to obtain a memory management system that can restrict and release a main memory area to a controller.

(課題を解決するための手段) この発明に係るメモリ管理システムは、コントローラの
ワーク情報を記憶する主記憶手段と、この主記憶手段の
特定領域にロードされる各割込み処理手順の記憶領域取
得状態を管理する管理手段と、この管理手段に管理され
る記憶領域取得状態に基づいて主記憶手段の特定領域の
拡張を禁止する禁止手段と、管理手段に管理される記憶
領域取得状態に基づいて主記憶手段の固定領域を縮小す
る縮小手段とを設けたものである。
(Means for Solving the Problems) A memory management system according to the present invention includes a main storage means for storing work information of a controller, and a storage area acquisition state of each interrupt processing procedure loaded into a specific area of the main storage means. a control means for controlling expansion of a specific area of the main storage means based on the storage area acquisition state managed by the management means; A reduction means for reducing the fixed area of the storage means is provided.

〔作用〕[Effect]

この発明においては、システム起動により主記憶手段の
特定領域に固定メモリに書き込まれた各割込み処理手順
がロードされると、管理手段が主記憶手段の特定領域に
ロードされる各割込み処理手順の記憶領域取得状態を監
視管理し、禁止手段が管理される記憶領域取得状態に基
づいて主記憶手段の特定領域の拡張を禁止し、上記特定
領域の拡張を制限する。そして、管理手段に管理される
記憶領域取得状態に基づいて縮小手段が主記憶手段の固
定領域を縮小し、コントローラに対する主記憶手段のワ
ークエリアを確保する。
In this invention, when each interrupt processing procedure written in the fixed memory is loaded into a specific area of the main storage means upon system startup, the management means stores each interrupt processing procedure to be loaded into the specific area of the main storage means. The area acquisition state is monitored and managed, and the prohibition means prohibits expansion of a specific area of the main storage means based on the managed storage area acquisition status, and limits expansion of the specific area. Then, the reduction means reduces the fixed area of the main storage means based on the storage area acquisition state managed by the management means, and secures a work area of the main storage means for the controller.

〔実施例〕〔Example〕

第1図はこの発明の一実施例を示すメモリ管理システム
の構成を説明するブロック図であり、例えばコンピュー
タ装置等の情報処理装置の場合を示しである。
FIG. 1 is a block diagram illustrating the configuration of a memory management system showing one embodiment of the present invention, and shows the case of an information processing device such as a computer device.

図において、1はCPUで、固定メモリとなるROM2
または外部記憶装置(FDD)6に記憶されるアプリケ
ーションプログラムに基づいてシステムバス7に接続さ
れる各デバイスを総括的に制御する。3は主記憶手段と
なるRAMで、例えばIMビット程度の記憶容量を有し
、さらにメモリ容量を拡張することができるように構成
されている。
In the figure, 1 is a CPU, and ROM2 is a fixed memory.
Alternatively, each device connected to the system bus 7 is generally controlled based on an application program stored in the external storage device (FDD) 6. 3 is a RAM serving as a main storage means, which has a storage capacity of, for example, IM bits, and is configured so that the memory capacity can be further expanded.

4はキーボード(KBD)で、情報処理に必要なコマン
ドおよびデータを入力する。5はCRT表示装置で、人
力卯された情報および処理結果を表示する。
4 is a keyboard (KBD) for inputting commands and data necessary for information processing. Reference numeral 5 denotes a CRT display device for displaying manually generated information and processing results.

なお、CPUIはこの発明による禁止手段、縮小手段、
管理手段等を兼ねており、システム起動により主記憶手
段の特定領域に固定メモリに書き込まれた各割込み処理
手順がロードされると、管理手段がRAM3の特定領域
にロードされる各割込み処理手順(ROM2または外部
記憶手段6に記憶される)の記憶領域取得状態を監視管
理し、管理される記憶領域取得状態に基づいてRAM3
の特定領域の拡張を禁止し、上記特定領域の拡張を制限
する。そして、記憶領域取得状態に基づいて縮小手段が
RAM3の固定領域を縮小し、コントローラに対する主
記憶手段のワークエリアを確保する。
Note that the CPUI uses the prohibition means, reduction means, and reduction means according to this invention.
It also serves as a management means, etc., and when each interrupt processing procedure written in the fixed memory is loaded into a specific area of the main storage means by system startup, the management means loads each interrupt processing procedure ( The RAM 3
The expansion of the specified area is prohibited, and the expansion of the specified area is restricted. Then, the reduction means reduces the fixed area of the RAM 3 based on the storage area acquisition state, and secures a work area of the main storage means for the controller.

第2図は、第1図に示したRAM3の構成を説明するメ
モリマツプ構成図であり、第1図と同一のものには同じ
符号を付しである。
FIG. 2 is a memory map configuration diagram illustrating the configuration of the RAM 3 shown in FIG. 1, and the same components as in FIG. 1 are given the same reference numerals.

図において、31は特定領域で、例えばROM2からロ
ードされる各割込み処理手順(割込み処理プログラム)
A−Dの固定格納領域31a〜31dが設けられており
、CPUIの管理下でロードされる。32はワーク領域
で、CPUIが悄報処理に必要なフラグ情報、データを
書換え可能に記憶している。なお、フラグ情報には上記
固定格納領域31a〜31dの取得を禁止する取得フラ
グGFも記憶される。
In the figure, 31 is a specific area, for example, each interrupt processing procedure (interrupt processing program) loaded from ROM2.
Fixed storage areas 31a to 31d of A to D are provided and loaded under the control of the CPUI. A work area 32 rewritably stores flag information and data necessary for the CPUI to process notifications. Note that the flag information also stores an acquisition flag GF that prohibits acquisition of the fixed storage areas 31a to 31d.

また、固定格納領域31dは割込み処理手順Cが格納さ
れるが、割込み処理手順Cは必要に応じて削除される割
込み処理手順に対応し、この削除処理により、主記憶エ
リアを拡張してCPU 1のワークエリアを確保する。
In addition, the fixed storage area 31d stores an interrupt processing procedure C, which corresponds to an interrupt processing procedure that is deleted as necessary, and by this deletion processing, the main memory area is expanded and the CPU 1 Secure a work area.

次に第3図を参照しながらこの発明によるメモリ領域管
理処理動作について説明する。
Next, the memory area management processing operation according to the present invention will be explained with reference to FIG.

第3図はこの発明によるメモリ領域管理処理手順の一例
を説明するフローチャートである。なお、(1)〜(1
3)は各ステップを示す。
FIG. 3 is a flowchart illustrating an example of a memory area management processing procedure according to the present invention. In addition, (1) to (1
3) shows each step.

先ず、CPU1はシステムを立ち上げ、付随した他の立
ち上げ処理をした後、固定メモリ(RAM3の特定領域
31)を取得することが許容されているかどうかの状態
を示す取得フラグGF (GEFFLAG)を「0」に
セットするとともに、固定メモリが全部でどのくらいの
サイズであるかを記憶する領域を「0」にセットする(
1)次いで、コマンド入力がなされると(2)、人力さ
れたコマンドを解析し、固定メモリを取得を指示するコ
マンド(内部コマンドにより発行される)であるかどう
かを判断しく3)  YESならば現在取得フラグGF
が「0」、すなわち未取得状態であるかどうかを判断し
く4)  Noならば、すなわち所得できない状態にす
るコマンドを発行したものがあったので、エラーリター
ンして(8)ステップ(2)に戻る。
First, the CPU 1 starts up the system, performs other accompanying startup processing, and then sets an acquisition flag GF (GEFFLAG) that indicates whether acquisition of fixed memory (specific area 31 of RAM 3) is permitted. Set it to "0" and also set the area that stores the total size of fixed memory to "0" (
1) Next, when a command is input (2), it analyzes the manually input command and determines whether it is a command (issued by an internal command) that instructs to acquire fixed memory. 3) If YES Current acquisition flag GF
4) If it is No, that is, there was a command that issued a command that made it impossible to obtain, so return an error and go to step (8) (2). return.

一方、ステップ(4)において、YESの場合には、要
求分のサイズを確保できるかどうかを示すメモリ容量値
(RAM3に保持される)を参照しく5)、要求分のサ
イズを確保できるかどうかを判断しく6)、Noならば
ステップ(8)に進み、YESならば固定メモリを確保
し、固定メモリサイズを指定された分大きくして要求さ
れた処理手順となる割込みプログラムを記憶しく7)、
上記メモリ容量値を更新してステップ(2)に戻る。
On the other hand, if YES in step (4), refer to the memory capacity value (held in RAM3) that indicates whether the requested size can be secured. 6) If no, proceed to step (8); if YES, secure fixed memory, increase the fixed memory size by the specified amount, and memorize the interrupt program that performs the requested processing procedure7) ,
Update the memory capacity value and return to step (2).

一方、ステップ(3)の判断で、NOの場合は固定メモ
リ取得不可を示す内部コマンドかどうかを判断しく9)
  YESならばステップ(12)に進んで、取得フラ
グGFを「1」にセットし、ステップ(2)に戻る。
On the other hand, if the judgment in step (3) is NO, it is necessary to judge whether it is an internal command indicating that fixed memory acquisition is not possible9)
If YES, proceed to step (12), set the acquisition flag GF to "1", and return to step (2).

一方、ステップ(9)の判断で、Noの場合は固定メモ
リの格納領域を縮小する内部コマンドかどうかを判断し
くlO)、YESの場合は固定メモリサイズを縮小更新
しく11)、ステップ(2) に戻る。
On the other hand, if the judgment in step (9) is No, it is determined whether this is an internal command to reduce the storage area of the fixed memory (10), and if it is YES, the fixed memory size is reduced and updated (11), step (2) Return to

一方、ステップ(10)でNOの場合は、通常のプログ
ラムロード、起動処理を実行しく13)、ステップ(2
)に戻る。
On the other hand, if NO in step (10), normal program loading and startup processing will be executed.
).

なお、固定メモリ取得不可や固定メモリ縮小の内部コマ
ンドはそれだけを発行する単体プログラムが存在し、例
えば割込み処理プログラムA−Dが4本存在し、その割
込み処理プログラムCだけが削除する予定があるとする
と、先ず、割込み処理プログラムA、B、Dを固定格納
領域31a〜31cにロードした後、固定メモリ取得不
可を発行するプログラムを起動する。これにより、他の
ハンドラ類(割込み処理プログラム群)をロードできな
い状態にする。もし、割込み処理プログラムCに後続す
る別のハンドラがロードされてしまうとすると、固定メ
モリ縮小を発行するプログラムを起動した際に、別の割
込み処理プログラムがロードされてしまうと、固定メモ
リ縮小を発行するプログラムを起動した時、割込み処理
プログラムCの後にある別の割込み処理プログラムがR
AM3から削除されてしまうこととなる。そこで、上記
固定メモリ取得不可を示す取得フラグGFにより割込み
処理プログラムCの後方へのプログラムロードを禁止さ
せて、システムエラー発生を防止させる。
Note that there is a single program that issues only the internal commands for not being able to acquire fixed memory or for reducing fixed memory.For example, if there are four interrupt processing programs A to D, and only interrupt processing program C is scheduled to be deleted. Then, first, the interrupt processing programs A, B, and D are loaded into the fixed storage areas 31a to 31c, and then a program that issues a message indicating that fixed memory acquisition is not possible is activated. This makes it impossible to load other handlers (interrupt processing program group). If another handler that follows interrupt processing program C is loaded, when a program that issues fixed memory reduction is started, another interrupt processing program is loaded, and then issues fixed memory reduction. When a program is started, another interrupt processing program after interrupt processing program C is started.
It will be deleted from AM3. Therefore, the acquisition flag GF indicating that the fixed memory cannot be acquired is used to prohibit backward program loading of the interrupt processing program C, thereby preventing the occurrence of a system error.

また、上記割込み処理プログラムCを使用するアプリケ
ーションを実行して終了したら、割込み処理プログラム
Cのサイズ分メモリエリアを縮小する固定メモリ縮小プ
ログラムを起動し、RAM3のワークエリアを拡張し、
割込み処理プログラムA、B、DをRAM3に残存させ
て、アプリケーション実行のためにワークエリアを解放
する。
Also, when the application that uses the interrupt processing program C is executed and finished, a fixed memory reduction program is started to reduce the memory area by the size of the interrupt processing program C, and the work area of RAM3 is expanded.
The interrupt processing programs A, B, and D are left in the RAM 3, and the work area is released for application execution.

〔発明の効果〕〔Effect of the invention〕

以上説明したように、この発明はコントローラのワーク
情報を記憶する主記憶手段と、この主記憶手段の特定領
域にロードされる8割込み処理手順の記憶領域取得状態
を管理する管理手段と、この管理手段に管理される記憶
領域取得状態に基づいて主記憶手段の特定領域の拡張を
禁止する禁止手段と、管理手段に管理される記憶領域取
得状態に基づいて主記憶手段の固定領域を縮小する縮小
手段とを設けたので、割込み処理プログラムロード領域
を特定領域に固定することができるので、割込み処理プ
ログラム等の占める格納領域の拡張に歯止めをかけるこ
とができる。
As explained above, the present invention includes a main storage means for storing work information of a controller, a management means for managing the storage area acquisition state of the 8 interrupt processing procedure loaded into a specific area of the main storage means, and Prohibition means for prohibiting expansion of a specific area of the main storage means based on the storage area acquisition status managed by the management means, and reduction means for reducing the fixed area of the main storage means based on the storage area acquisition status managed by the management means. Since the above means is provided, the interrupt processing program load area can be fixed to a specific area, so that expansion of the storage area occupied by the interrupt processing program, etc. can be stopped.

また、不要となった割込み処理プログラムを特定領域か
ら削除して主記憶手段の記憶容量を随時拡張することが
できる。従って、プログラム容量の大きいアプリケーシ
ョンをシステムリセット等の再処理を実行せずに随時立
ち上げて起動させることができる等の優れた効果を奏す
る。
Furthermore, the storage capacity of the main storage means can be expanded at any time by deleting unnecessary interrupt processing programs from a specific area. Therefore, excellent effects such as being able to start up and start an application with a large program capacity at any time without performing reprocessing such as system reset are achieved.

【図面の簡単な説明】[Brief explanation of drawings]

第1図はこの発明の一実施例を示すメモリ管理システム
の構成を説明するブロック図、第2図は、第1図に示し
たRAMの構成を説明するメモリマツプ構成図、第3図
はこの発明によるメモリ領域管理処理手順の一例を説明
するフローチャートである。 図中、1はCPU、2はROM、3はRAM。 4はキーボード、5はCRT表示装置、6は外部記憶装
置、7はシステムバスである。 弔 図 ?42図
FIG. 1 is a block diagram illustrating the configuration of a memory management system showing an embodiment of the present invention, FIG. 2 is a memory map configuration diagram illustrating the configuration of the RAM shown in FIG. 1, and FIG. 12 is a flowchart illustrating an example of a memory area management processing procedure according to FIG. In the figure, 1 is a CPU, 2 is a ROM, and 3 is a RAM. 4 is a keyboard, 5 is a CRT display device, 6 is an external storage device, and 7 is a system bus. Funeral map? Figure 42

Claims (1)

【特許請求の範囲】[Claims] 固定メモリに書き込まれた複数の割込み処理手順に従っ
て入出力デバイスの割込み要求を処理するコントローラ
を有する情報処理装置において、前記コントローラのワ
ーク情報を記憶する主記憶手段と、この主記憶手段の特
定領域にロードされる各割込み処理手順の記憶領域取得
状態を管理する管理手段と、この管理手段に管理される
記憶領域取得状態に基づいて前記主記憶手段の特定領域
の拡張を禁止する禁止手段と、管理手段に管理される記
憶領域取得状態に基づいて前記主記憶手段の固定領域を
縮小する縮小手段とを具備したことを特徴とするメモリ
管理システム。
In an information processing apparatus having a controller that processes interrupt requests of an input/output device according to a plurality of interrupt processing procedures written in a fixed memory, a main memory means for storing work information of the controller, and a specific area of the main memory means. a management means for managing the storage area acquisition state of each interrupt processing procedure to be loaded; a prohibition means for prohibiting expansion of a specific area of the main storage means based on the storage area acquisition state managed by the management means; A memory management system comprising: a reduction means for reducing a fixed area of the main storage means based on a storage area acquisition state managed by the means.
JP1100075A 1989-04-21 1989-04-21 Memory management system Pending JPH02280233A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1100075A JPH02280233A (en) 1989-04-21 1989-04-21 Memory management system

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1100075A JPH02280233A (en) 1989-04-21 1989-04-21 Memory management system

Publications (1)

Publication Number Publication Date
JPH02280233A true JPH02280233A (en) 1990-11-16

Family

ID=14264331

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1100075A Pending JPH02280233A (en) 1989-04-21 1989-04-21 Memory management system

Country Status (1)

Country Link
JP (1) JPH02280233A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2021040893A (en) * 2019-09-10 2021-03-18 株式会社藤商事 Game machine

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2021040893A (en) * 2019-09-10 2021-03-18 株式会社藤商事 Game machine

Similar Documents

Publication Publication Date Title
JP2526688B2 (en) Programmable controller and partial execution method of sequence program
JPH03278126A (en) Computer system starting system
US20030070102A1 (en) Password changing method and computer system, and computer readable record medium storing a program therein
JP4476193B2 (en) Information processing method and information processing apparatus
JPH02280233A (en) Memory management system
JP2003216449A (en) Patch processing system
JPH0926888A (en) Exclusive control device
JPS6351288B2 (en)
JPH05224894A (en) Switching system for os
JPS63157238A (en) Computer
JPH03138753A (en) Boot loader for multiprocessor system
JP2851039B2 (en) Workstation backup system
JP2019008437A (en) Data access device and access error notification method
JPH07271561A (en) Information processing equipment
JPH056302A (en) Memory management system
JPH0789308B2 (en) Computer automatic restart method
JP3075359B2 (en) Program debugging start processing method
JP3075929B2 (en) Job management method
JPH02310733A (en) Execution control system for program in general purpose terminal system
JPH01319854A (en) Loosely-coupled multiprocessor testing system
JPS61139851A (en) Patch system of program
JPH11296471A (en) Data transfer method and DMA controller
JPH0695894A (en) Information processing system and operating method therefor
JPH0756814A (en) Memory managing device for computer system
JPH02300824A (en) Job interrupting/restarting control system in information processor