JPH02280406A - 電流差を形成するための回路 - Google Patents
電流差を形成するための回路Info
- Publication number
- JPH02280406A JPH02280406A JP2064485A JP6448590A JPH02280406A JP H02280406 A JPH02280406 A JP H02280406A JP 2064485 A JP2064485 A JP 2064485A JP 6448590 A JP6448590 A JP 6448590A JP H02280406 A JPH02280406 A JP H02280406A
- Authority
- JP
- Japan
- Prior art keywords
- current
- input
- circuit
- balance
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06G—ANALOGUE COMPUTERS
- G06G7/00—Devices in which the computing operation is performed by varying electric or magnetic quantities
- G06G7/12—Arrangements for performing computing operations, e.g. operational amplifiers specially adapted therefor
- G06G7/14—Arrangements for performing computing operations, e.g. operational amplifiers specially adapted therefor for addition or subtraction
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
- G05F3/02—Regulating voltage or current
- G05F3/08—Regulating voltage or current wherein the variable is DC
- G05F3/10—Regulating voltage or current wherein the variable is DC using uncontrolled devices with non-linear characteristics
- G05F3/16—Regulating voltage or current wherein the variable is DC using uncontrolled devices with non-linear characteristics being semiconductor devices
- G05F3/20—Regulating voltage or current wherein the variable is DC using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
- G05F3/26—Current mirrors
- G05F3/265—Current mirrors using bipolar transistors only
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
- H03D1/00—Demodulation of amplitude-modulated oscillations
- H03D1/14—Demodulation of amplitude-modulated oscillations by means of non-linear elements having more than two poles
- H03D1/18—Demodulation of amplitude-modulated oscillations by means of non-linear elements having more than two poles of semiconductor devices
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/34—DC amplifiers in which all stages are DC-coupled
- H03F3/343—DC amplifiers in which all stages are DC-coupled with semiconductor devices only
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
- H03F3/45071—Differential amplifiers with semiconductor devices only
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Mathematical Physics (AREA)
- Theoretical Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Software Systems (AREA)
- Nonlinear Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Electromagnetism (AREA)
- Radar, Positioning & Navigation (AREA)
- Automation & Control Theory (AREA)
- Amplifiers (AREA)
- Rectifiers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、異なる電流入力側に２つの入力電流が印加さ
れる、電流差を形成するための回路に関する。
れる、電流差を形成するための回路に関する。
従来の技術
差動回路を用い、２つの電流入力量の差が形成され、回
路の出力側に伝送される。
路の出力側に伝送される。
整流器回路によって、交流成分を有する入力量が整流さ
れる。すなわち、回路の出力側にて単一極性の信号が得
られる。例えば無線機では振幅変調されたＨＦ・信号が
整流されなければならない、すなわち復調されなければ
ならない。
れる。すなわち、回路の出力側にて単一極性の信号が得
られる。例えば無線機では振幅変調されたＨＦ・信号が
整流されなければならない、すなわち復調されなければ
ならない。
それにより前もって変調された搬送信号の低周波成分を
増幅器を介してスピーカに出力することができる。
増幅器を介してスピーカに出力することができる。
発明が解決しようとする課題
本発明の課題は、同極性の２つの入力電流量差を形成す
ることのできる簡単な回路を提供することである。入力
電流の一方が交流成分を有する場合、入力電流の差は整
流されなければならない。
ることのできる簡単な回路を提供することである。入力
電流の一方が交流成分を有する場合、入力電流の差は整
流されなければならない。
課題を解決するための手段
この課題は、請求項１の上位概念記載の装置において本
発明により次のようにして解決される。すなわち、２つ
の電流が、回路の別個の電流分岐にて１つの電流てんび
んのそれぞれ一方の側を流れ、入力電流に差がある場合
、電流てんびんを平衡にするのに所要の電流が電流供給
部を介して回路の電流出力側から供給されるが、または
電流てんびんから電流放出部を介して電流出力側へ流出
されるように構成して解決される。
発明により次のようにして解決される。すなわち、２つ
の電流が、回路の別個の電流分岐にて１つの電流てんび
んのそれぞれ一方の側を流れ、入力電流に差がある場合
、電流てんびんを平衡にするのに所要の電流が電流供給
部を介して回路の電流出力側から供給されるが、または
電流てんびんから電流放出部を介して電流出力側へ流出
されるように構成して解決される。
その際有利には、電流てんびんはカレントミラーを形成
する２つのトランジスタからなる。
する２つのトランジスタからなる。
これらのトランジスタは同じエミッタ面積を有し、回路
構成により同じベース−エミッタ電圧を有し、それらの
エミッタは基準電位に接続されている。それにより、２
つのてんびんトランジスタを同じコレクタ電流ないしエ
ミッタ電流が流れなければならず、簡単な電流比較が可
能となる。
構成により同じベース−エミッタ電圧を有し、それらの
エミッタは基準電位に接続されている。それにより、２
つのてんびんトランジスタを同じコレクタ電流ないしエ
ミッタ電流が流れなければならず、簡単な電流比較が可
能となる。
回路装置の別個の電流分岐にて、電流てんびんのそれぞ
れ一方の側を流れる２つの入力電流が同じ大きさであれ
ば、電流てんびんは平衡状態にある。従ってトランジス
タ電流の均一性という要求が満たされる。
れ一方の側を流れる２つの入力電流が同じ大きさであれ
ば、電流てんびんは平衡状態にある。従ってトランジス
タ電流の均一性という要求が満たされる。
２つの入力電流に差のある場合、電流てんびんは不平衡
となる。電流てんびんを平衡状態にするために必要な差
分電流は、比較的に小さな入力電流を有する電流てんび
んの側へ、回路の電流出力側から供給されるが、または
比較的に大きな入力電流を有する側から電流出力側へ放
出されなければならない、それにより電流てんびんは平
衡状態に戻る。
となる。電流てんびんを平衡状態にするために必要な差
分電流は、比較的に小さな入力電流を有する電流てんび
んの側へ、回路の電流出力側から供給されるが、または
比較的に大きな入力電流を有する側から電流出力側へ放
出されなければならない、それにより電流てんびんは平
衡状態に戻る。
差分電流を供給ないし放出するために、電流てんびんの
位置に依存して出力トランジスタが、てんびんトランジ
スタのコレクターエミッタ電圧を介して制御される。出
力トランジスタは回路の電流出力側と接続されている。
位置に依存して出力トランジスタが、てんびんトランジ
スタのコレクターエミッタ電圧を介して制御される。出
力トランジスタは回路の電流出力側と接続されている。
電流出力側の出力電流は、同極性の２つの入力電流の（
絶対値）差に対する簡単な尺度である。
絶対値）差に対する簡単な尺度である。
回路の電流入力側への入力電流は有利にはまず、ダイオ
ードとして接続された入力トランジスタを介して導通さ
れる。それにより、このトランジスタのベース−エミッ
タ電圧だけの１１電位ずれ″が生じる。これにより、バ
ランス回路トランジスタのコレクターエミッタ電圧が常
に最適動作領域に存在するようになり、てんびん励 トランジスタの比較的に大きな扇振領域を得ることがで
きる。
ードとして接続された入力トランジスタを介して導通さ
れる。それにより、このトランジスタのベース−エミッ
タ電圧だけの１１電位ずれ″が生じる。これにより、バ
ランス回路トランジスタのコレクターエミッタ電圧が常
に最適動作領域に存在するようになり、てんびん励 トランジスタの比較的に大きな扇振領域を得ることがで
きる。
同極性の２つの入力電流の少なくとも一方が交流成分を
有する場合、交流の２つの半波に対して２つの入力電流
の差が形成され正の値として、すなわち、整流されて電
流出力側に伝送される。その結果、２重路−整流部が生
じる。入力電流の差分値、すなわち、出力電流はさらに
公知の回路手段、例えばコンデンサを用いた積分によっ
て平滑化し、引続き処理することができる。
有する場合、交流の２つの半波に対して２つの入力電流
の差が形成され正の値として、すなわち、整流されて電
流出力側に伝送される。その結果、２重路−整流部が生
じる。入力電流の差分値、すなわち、出力電流はさらに
公知の回路手段、例えばコンデンサを用いた積分によっ
て平滑化し、引続き処理することができる。
回路装置は有利には、２つの半波の対称な整流が行われ
、それにより差分整流の高精度が達成し得るように対称
に構成される。２つの半波を整流することにより、比較
的に高い出力信号が得られる。これは出力信号の後続処
理の際、例えばリプルの低減の際に有利に作用する。そ
れにより例えば、整流の直線性に対する誤差尺度となる
ひずみ率が格段に低減される。このひずみ率は構成素子
、特にてんびんトランジスタの対称性に著しく依存して
いる。
、それにより差分整流の高精度が達成し得るように対称
に構成される。２つの半波を整流することにより、比較
的に高い出力信号が得られる。これは出力信号の後続処
理の際、例えばリプルの低減の際に有利に作用する。そ
れにより例えば、整流の直線性に対する誤差尺度となる
ひずみ率が格段に低減される。このひずみ率は構成素子
、特にてんびんトランジスタの対称性に著しく依存して
いる。
回路の設計仕様が許すならば、てんびんトランジスタに
エミッタ抵抗が設けられる。それにより整流に及ぼす構
成素子の影響が低減され、整流の精度をさらに高めるこ
とができる。
エミッタ抵抗が設けられる。それにより整流に及ぼす構
成素子の影響が低減され、整流の精度をさらに高めるこ
とができる。
本発明による回路装置によって、交流の差を形成ないし
整流することができる。この交流はＯＨｚ （直流）か
ら上側遮断周波数の間の周波数を有する。この遮断周波
数の原因は、回路内に発生する寄生容量を高周波の場合
にもはや適時に充放電することができず、それにより差
分形成ないし整流が誤差を帯びるようになることである
。
整流することができる。この交流はＯＨｚ （直流）か
ら上側遮断周波数の間の周波数を有する。この遮断周波
数の原因は、回路内に発生する寄生容量を高周波の場合
にもはや適時に充放電することができず、それにより差
分形成ないし整流が誤差を帯びるようになることである
。
実施例
本発明の回路の作用を次に第１図から第４図に基づいて
詳細に説明する。
詳細に説明する。
第１図、第３図および第４図は電流差を形成するための
回路の種々の実施例を示す。第２ａ図産 〜第２ｆは電流入力側Ｅ、とＲ２への２つの入力電流の
時間的経過と電流出力側Ａでの電流差の時間的経過を示
す。
回路の種々の実施例を示す。第２ａ図産 〜第２ｆは電流入力側Ｅ、とＲ２への２つの入力電流の
時間的経過と電流出力側Ａでの電流差の時間的経過を示
す。
第１図による回路装置では、電流分岐１の入力電流ｉ１
は電流入力側Ｅ１から抵抗Ｒ３、入力トランジスタＴ１
、結合点ＫｌおよびてんびんトランジスタＴ２を介して
基準電位、有利にはアース電位へと流れる。電流分岐２
の入力電流１２は電流入力側Ｅ２から抵抗Ｒ４、入力ト
ランジスタＴ４、結合点に２およびてんびんトランジス
タＴ５を介してアース電位へ流れる。
は電流入力側Ｅ１から抵抗Ｒ３、入力トランジスタＴ１
、結合点ＫｌおよびてんびんトランジスタＴ２を介して
基準電位、有利にはアース電位へと流れる。電流分岐２
の入力電流１２は電流入力側Ｅ２から抵抗Ｒ４、入力ト
ランジスタＴ４、結合点に２およびてんびんトランジス
タＴ５を介してアース電位へ流れる。
２つの入力電流ｉ１と１２が同じ大きさならば、小さな
保持電流が出力トランジスタＴ３ないしＴ６のベースを
介して電流出力側Ａないし結合点に１ないしに２へ流れ
る。この保持電流は抵抗する。エミッタ面積の比が例え
ば１０： ｌに選択されていれば、抵抗Ｒ３ないしＲ４
が例えば２にΩに選択され、そこから生じる電圧降下が
約６０ｍＶの場合、約Ｔ＋廿ないしＴ晋廿の電流が電流
出力側Ａへ流れる。
保持電流が出力トランジスタＴ３ないしＴ６のベースを
介して電流出力側Ａないし結合点に１ないしに２へ流れ
る。この保持電流は抵抗する。エミッタ面積の比が例え
ば１０： ｌに選択されていれば、抵抗Ｒ３ないしＲ４
が例えば２にΩに選択され、そこから生じる電圧降下が
約６０ｍＶの場合、約Ｔ＋廿ないしＴ晋廿の電流が電流
出力側Ａへ流れる。
結合点Ｋｌとに２には同極性の差が印加される。
従って２つのてんびんトランジスタＴ２とＴ５は同じコ
レクターエミッタ電圧を有する。従って、２つのてんび
んトランジスタには同じコレクタ電流ないしエミッタ電
流が流れ、そのため電流てんびんは平衡状態にある。
レクターエミッタ電圧を有する。従って、２つのてんび
んトランジスタには同じコレクタ電流ないしエミッタ電
流が流れ、そのため電流てんびんは平衡状態にある。
２つの入力電流１１と１２が異なれば、例えばｉｌ＞ｉ
２のとき、結合点に２には結合点Ｋｌよりも小さな電圧
が発生し、従いてんびんトランジスタＴ２のコレクター
エミッタ電圧はてんびんトランジスタＴ５のその電圧よ
りも大きい。そのためてんびんは平衡状態がくずれる。
２のとき、結合点に２には結合点Ｋｌよりも小さな電圧
が発生し、従いてんびんトランジスタＴ２のコレクター
エミッタ電圧はてんびんトランジスタＴ５のその電圧よ
りも大きい。そのためてんびんは平衡状態がくずれる。
しかし本発明の回路構成により、２つのてんびんトラン
ジスタに同じ電流が流れなければならないことになる。
ジスタに同じ電流が流れなければならないことになる。
従って電流出力側Ａからの電流ｌＡが出力トランジスタ
Ｔ３を介して結合点に２へ、発生する電流差１Ｌ−ｉ２
が平衡化され、電流てんびんが平衡状態へ戻る。
Ｔ３を介して結合点に２へ、発生する電流差１Ｌ−ｉ２
が平衡化され、電流てんびんが平衡状態へ戻る。
一方ｉ１が１２よりも小さければ、反対の作用が発生す
る。てんびんトランジスタＴ２のコレクターエミッタ電
圧はてんびんトランジスタＴ５のコレクターエミッタ電
圧よりも小さい。
る。てんびんトランジスタＴ２のコレクターエミッタ電
圧はてんびんトランジスタＴ５のコレクターエミッタ電
圧よりも小さい。
電流てんびんを平衡にするため、出力電流ｉＡは出力ト
ランジスタＴＧを介して結合点Ｋｌへ、てんびんトラン
ジスタのコレクタ電流が同じになるまで流れる。
ランジスタＴＧを介して結合点Ｋｌへ、てんびんトラン
ジスタのコレクタ電流が同じになるまで流れる。
従って、出力トランジスタＴ３とＴ６はてんびんトラン
ジスタのコレクターエミッタ電圧の差に依存して制御さ
れる。すなわち、導通または遮断される。電流出力側Ａ
にて、１１）ｉ２とｉｒ＜ｉ２の２つの場合に対して、
２つの電流Ｉｉ１ ｉ２１の絶対１１α差が得られ、そ
の結果差分形成の池に、２つの半波に対する２重路−整
流が達成される。
ジスタのコレクターエミッタ電圧の差に依存して制御さ
れる。すなわち、導通または遮断される。電流出力側Ａ
にて、１１）ｉ２とｉｒ＜ｉ２の２つの場合に対して、
２つの電流Ｉｉ１ ｉ２１の絶対１１α差が得られ、そ
の結果差分形成の池に、２つの半波に対する２重路−整
流が達成される。
電流出力側へではさらに、ここに図示しないコンデンサ
が接続されており、このコンデンサは整流された出力信
号の平滑に用いる。
が接続されており、このコンデンサは整流された出力信
号の平滑に用いる。
トランジスタＴ７とＴ８は電流てんびんに、必要なベー
ス電流を供給する。
ス電流を供給する。
供給電圧ないし出力電圧が十分に大きい場合、てんびん
トランジスタＴ２とＴ５にエミッタ抵抗を設けることが
できる。帰還結合作用により、てんびんトランジスタの
面積の差異ないしパラメータ差異を補償することができ
、その結果カレントミラー、ひいては電流てんびんがよ
り正確に動作する。
トランジスタＴ２とＴ５にエミッタ抵抗を設けることが
できる。帰還結合作用により、てんびんトランジスタの
面積の差異ないしパラメータ差異を補償することができ
、その結果カレントミラー、ひいては電流てんびんがよ
り正確に動作する。
第２ａ図〜第２ｆ図には、入力電流Ｉｌないし１２およ
び出力電流ＩＡの時間的経過が例示しである。
び出力電流ＩＡの時間的経過が例示しである。
第２ａｌｌ１、第２Ｃ図、第２ｅ図によれば、入力側Ｅ
１の入力電流１１は交流成分を有する。これに対し入力
電流１２は直流である。２つの入力電流とも正の極性を
有する。
１の入力電流１１は交流成分を有する。これに対し入力
電流１２は直流である。２つの入力電流とも正の極性を
有する。
第２ｂ図、第２ｄ図、第２ｒ図には、２つの入力電流の
（’Ｑ流された）差の時間的経過が示されている。出力
電流ＩＡの正の値は、ｉｓ＞ｉ２である時点と、ｉｘ＜
ｉ２である時点とで得られる。第２ｃ図〜第２ｆ図には
１８０°−位相切換器の作用が示しである。スイッチン
グ直流１２の信号電流ｉ、Ｋ対する振幅比に応じて、信
号電流はスイッチング電流を差引いて同相で、または１
８０’位相をずらされて出力側に伝送される。第２ｄ図
は゛同相信号（ｉｎ ＰｈａｓｅＳｉｇｎａ１） ”
（ｉ ｔ＞ ４２）を示し、第２ｆ図は１８０’位相
のずらされた出力信号（ｉ １＜ ｉ ２）を示す。
（’Ｑ流された）差の時間的経過が示されている。出力
電流ＩＡの正の値は、ｉｓ＞ｉ２である時点と、ｉｘ＜
ｉ２である時点とで得られる。第２ｃ図〜第２ｆ図には
１８０°−位相切換器の作用が示しである。スイッチン
グ直流１２の信号電流ｉ、Ｋ対する振幅比に応じて、信
号電流はスイッチング電流を差引いて同相で、または１
８０’位相をずらされて出力側に伝送される。第２ｄ図
は゛同相信号（ｉｎ ＰｈａｓｅＳｉｇｎａ１） ”
（ｉ ｔ＞ ４２）を示し、第２ｆ図は１８０’位相
のずらされた出力信号（ｉ １＜ ｉ ２）を示す。
第３図には」−に述べた第１図の回路の簡単な変型が示
されている。入力ｔｌｔ流ｉ１と１２が同じ場合、てん
びんトランジスタＴ２（ダイオード）とＴ５へはほぼ同
じ電流が流れ、電流てんびんは平衡状態にある。ＵＢＥ
ＴＩ ＝ ＵＢＥＴ６ ＋ＵＢＩＥＴ３”０．６５Ｖの
関係のため、出力トランジスタＴ３とＴ６はＵ［１ｉＥ
□６・ＵＢＥＴ３の際導通制御されない。
されている。入力ｔｌｔ流ｉ１と１２が同じ場合、てん
びんトランジスタＴ２（ダイオード）とＴ５へはほぼ同
じ電流が流れ、電流てんびんは平衡状態にある。ＵＢＥ
ＴＩ ＝ ＵＢＥＴ６ ＋ＵＢＩＥＴ３”０．６５Ｖの
関係のため、出力トランジスタＴ３とＴ６はＵ［１ｉＥ
□６・ＵＢＥＴ３の際導通制御されない。
従ってこの場合、電流てんびんの平衡状態では、第１図
の回路とは反対に、電流出力側Ａへ保持電流は流れない
。
の回路とは反対に、電流出力側Ａへ保持電流は流れない
。
入力電流ｉ１と１２が異なる大きさ、例えば１１）ｉ２
であれば、電流入力側Ｅ２の電圧は、トランジスタＴ３
のベース−エミッタ電圧が次のような大きさになるまで
降下する。すなわち、電流てんびんの平衡に必要な差分
電流 １ｌ−４２１が電流出力側Ａから出力トランジス
タＴ３を介しててんびんトランジスタＴ５へ流れること
ができるような大きさになるまで降下する。
であれば、電流入力側Ｅ２の電圧は、トランジスタＴ３
のベース−エミッタ電圧が次のような大きさになるまで
降下する。すなわち、電流てんびんの平衡に必要な差分
電流 １ｌ−４２１が電流出力側Ａから出力トランジス
タＴ３を介しててんびんトランジスタＴ５へ流れること
ができるような大きさになるまで降下する。
第３図の簡単な回路は樺かな購成素子しか有しておらず
、場所需要が僅かであり、従って安価に製造することが
できる。欠点は完全な対称には構成されていないため、
第１図に示した回路と比較してさほど正確には動作しな
いことである。
、場所需要が僅かであり、従って安価に製造することが
できる。欠点は完全な対称には構成されていないため、
第１図に示した回路と比較してさほど正確には動作しな
いことである。
第４図には本発明の回路の別の実施例が示さんびんには
、出力ｔｔｔ流を差引いた入力電流ｉ１ないし１２が流
れる ＋ｉｉ流てんびんには、コレクタとベースとの間
の抵抗Ｒ５とＲＧを介して給電される。同じように入力
側Ｅ１ないしＥ２は演算増幅器の差動電圧入力側Ｅ３な
いしＥ４と、並びにトランジスタＴ９およびＴＩＯのコ
レクタと接続されている。
、出力ｔｔｔ流を差引いた入力電流ｉ１ないし１２が流
れる ＋ｉｉ流てんびんには、コレクタとベースとの間
の抵抗Ｒ５とＲＧを介して給電される。同じように入力
側Ｅ１ないしＥ２は演算増幅器の差動電圧入力側Ｅ３な
いしＥ４と、並びにトランジスタＴ９およびＴＩＯのコ
レクタと接続されている。
入力電流ｉ１と１２の差はてんびんトランジスタＴ２と
Ｔ５のコレクターエミッタ電圧の差となり、ひいてはて
んびんの不平衡につながる。てんびんトランジスタを通
って再び同じ電流が流れることができるように、てんび
んトランジスタのコレクターエミッタ電圧の差によって
、演算増幅器３を介して、出力段トランジスタＴ３゜Ｔ
９ないしＴＩＯ，Ｔ、、が次のように制御される。
Ｔ５のコレクターエミッタ電圧の差となり、ひいてはて
んびんの不平衡につながる。てんびんトランジスタを通
って再び同じ電流が流れることができるように、てんび
んトランジスタのコレクターエミッタ電圧の差によって
、演算増幅器３を介して、出力段トランジスタＴ３゜Ｔ
９ないしＴＩＯ，Ｔ、、が次のように制御される。
すなわち、比較的に大きな電流を有するてんびん側の差
電流絶対値ｆｉｌ ｉｚｌがトランジスタＴ９ないしＴ
ｌｏを通ってアースに放出され、同時に出力トランジス
タＴ３ないしＴ６を通って反射されて出力側Ａに供給さ
れるよう制御される。従って、出力電流ｌ＾は再び、２
つの電流入力側の差電流絶対値ｆｉｘ ｉｚｌにちょ
うど相応する。
電流絶対値ｆｉｌ ｉｚｌがトランジスタＴ９ないしＴ
ｌｏを通ってアースに放出され、同時に出力トランジス
タＴ３ないしＴ６を通って反射されて出力側Ａに供給さ
れるよう制御される。従って、出力電流ｌ＾は再び、２
つの電流入力側の差電流絶対値ｆｉｘ ｉｚｌにちょ
うど相応する。
本発明による回路は、同極性の２つの入力電流の差を形
成しなければならない場所ならばどこにでも適用するこ
とができる。有利には回路を差動整流器回路として、例
えば整流器、復調器、有利には振幅変調復調器、または
実効値を積分によりアナログ量として表示する測定装置
に使用する。
成しなければならない場所ならばどこにでも適用するこ
とができる。有利には回路を差動整流器回路として、例
えば整流器、復調器、有利には振幅変調復調器、または
実効値を積分によりアナログ量として表示する測定装置
に使用する。
復調器では、回路の保持電流は、復調器の所望の最大周
波数に相応して最小ひずみ率に最適調整される。第１図
によるディスクリート回路装置では、１ｏｏｋＨｚのＡ
Ｍ信号の復調が達成できた。その際８０％の変調度では
、ひずみ率を０．１％にまで低減できた。集積技術では
４５５ｋＨｚでの適用が含まれている。第２Ｃ図〜第２
ｆ図よりわかるように、１８０’位相スイッチでは、制
御直流によって位相をＯｏから１８０″に切換えること
ができ、しかもその際振幅の変化することがない。
波数に相応して最小ひずみ率に最適調整される。第１図
によるディスクリート回路装置では、１ｏｏｋＨｚのＡ
Ｍ信号の復調が達成できた。その際８０％の変調度では
、ひずみ率を０．１％にまで低減できた。集積技術では
４５５ｋＨｚでの適用が含まれている。第２Ｃ図〜第２
ｆ図よりわかるように、１８０’位相スイッチでは、制
御直流によって位相をＯｏから１８０″に切換えること
ができ、しかもその際振幅の変化することがない。
発明の効果
本発明により、同極性の２つの入力電流の差を形成する
ことのできる簡単な回路が得られる。
ことのできる簡単な回路が得られる。
【図面の簡単な説明】
第１図、第３図および第４図は本発明による種々の実施
例を示す図、第２ａ図〜第２ｆ図は電流入力側Ｅ、とＥ
２での２つの電流の時間的経過および電流出力側Ａでの
電流差の時間的経過を示す線図である。 ＦＩＧ、１
例を示す図、第２ａ図〜第２ｆ図は電流入力側Ｅ、とＥ
２での２つの電流の時間的経過および電流出力側Ａでの
電流差の時間的経過を示す線図である。 ＦＩＧ、１
Claims (1)
- 【特許請求の範囲】 １、２つの入力電流（ｉ＿１、ｉ＿２）が異なる電流入
力側（Ｅ＿１、Ｅ＿２）に印加される、同極性の電流の
電流差を形成するための回路において、２つの入力電流
（ｉ＿１、ｉ＿２）が回路の別個の電流分岐（１、２）
にて１つの電流バランス回路（Ｔ＿２、Ｔ＿５）のそれ
ぞれ一方の側を流れ、 入力電流（ｉ＿１、ｉ＿２）に差がある場合、電流バラ
ンス回路を補償平衡化するのに所要の電流が電流供給部
（Ｔ＿３、Ｔ＿６）を介して回路の電流出力側（Ａ）か
ら供給されるか、または電流バランス回路（Ｔ＿２、Ｔ
＿５）から電流流出部（Ｔ＿９、Ｔ＿１＿０）を介して
電流出力側（Ａ）へ流出せしめられることを特徴とする
電流差を形成するための回路。 ２、電流バランス回路は同じベース−エミッタ電圧と同
じエミッタ面積を有する２つのトランジスタ（Ｔ＿２、
Ｔ＿５）からなる請求項１記載の回路。 ３、入力電流（ｉ＿１、ｉ＿２）はてんびんトランジス
タ（Ｔ＿２、Ｔ＿５）のコレクタを介して流れ、てんび
んトランジスタ（Ｔ＿２、Ｔ＿５）のベースは相互に接
続されており、エミッタは基準電位に接続されている請
求項１または２記載の回路。 ４、てんびんトランジスタ（Ｔ＿２、Ｔ＿５）にはエミ
ッタ抵抗（Ｒ＿１、Ｒ＿２）が設けられている請求項１
から３いずれか１項記載の回路。 ５、出力電流（ｉ＿Ａ）の電流バランス回路（Ｔ＿２、
Ｔ＿５）への供給、ないし出力電流（ｉ＿Ａ）の電流バ
ランス回路からの流出は２つの出力トランジスタ（Ｔ＿
３、Ｔ＿６）を介して行う請求項１記載の回路。 ６、２つの出力トランジスタ（Ｔ＿３、Ｔ＿６）の相互
接続されたコレクタが電流出力側（Ａ）を形成する請求
項５記載の回路。 ７、整流器回路は対称に構成されている請求項１から６
いずれか１項記載の回路。 ８、電流入力側（Ｅ＿１、Ｅ＿２）への入力電流（ｉ＿
１、ｉ＿２）はそれぞれ電流分岐（１、２）にて、ダイ
オードとして接続された入力トランジスタ（Ｔ＿１、Ｔ
＿４）を介して結合点（Ｋ＿１、Ｋ＿２）へ、さらにそ
こからてんびんトランジスタ（Ｔ＿２、Ｔ＿５）を介し
て基準電位へと流れ、てんびんトランジスタ（Ｔ＿２、
Ｔ＿５）の相互接続されたベースは２つの補助トランジ
スタ（Ｔ＿７、Ｔ＿８）のエミッタを介して給電され、
該補助トランジスタのコレクタは補助電圧 （Ｖ＿１）と接続されており、 前記補助トランジスタ（Ｔ＿７、Ｔ＿８）のベースはそ
れぞれ２つの電流入力側（Ｅ＿１、Ｅ＿２）と接続され
ており、 ２つの出力トランジスタ（Ｔ＿３、Ｔ＿６）はそのコレ
クタと共に電流出力側（Ａ）を形成し、またそのベース
はそれぞれ電流入力側（Ｅ＿１、Ｅ＿２）と接続され、 そのエミッタは、それぞれの他方の電流分 岐（２、１）の対向する結合点（Ｋ＿２、Ｋ＿１）にそ
れぞれ接続されている請求項１から７いずれか１項記載
の回路。 ９、ダイオードとして接続された入力トランジスタ（Ｔ
＿１、Ｔ＿４）のエミッタ面積は出力トランジスタ（Ｔ
＿３、Ｔ＿６）のエミッタ面積の倍数である請求項８記
載の回路。 １０、電流入力側（Ｅ＿１、Ｅ＿２）は入力トランジス
タ（Ｔ＿１、Ｔ＿４）のベースと接続されており、該入
力トランジスタはコレクタとベースの間に抵抗（Ｒ＿３
、Ｒ＿４）を有し、 入力トランジスタ（Ｔ＿１、Ｔ＿４）のコレクタは出力
トランジスタ（Ｔ＿３、Ｔ＿６）のベースと接続されて
いる請求項８または９記載の回路。 １１、入力側（Ｅ＿１）への第１入力電流（ｉ＿１）は
第１の電流分岐（１）にて、ダイオードとして接続され
た入力トランジスタ（Ｔ＿１）を介して結合点（Ｋ＿１
）へ、さらにそこからダイオードとして接続されたてん
びんトランジスタ （Ｔ＿２）へ、そして基準電位へと流れ、前記結合点（
Ｋ＿１）は入力トランジスタ（Ｔ＿１）のエミッタと接
続されており、 入力側（Ｅ＿２）への第２入力電流（ｉ＿２）は第２電
流分岐（２）にて第２てんびんトランジスタ（Ｔ＿５）
へ流れ、 回路の電流出力側（Ａ）は、出力トランジ スタ（Ｔ＿３、Ｔ＿６）の相互接続されたコレクタによ
り形成され、 第１出力トランジスタ（Ｔ＿３）のベースは第１入力側
（Ｅ＿１）と、第１出力トランジスタ（Ｔ＿３）のエミ
ッタは第２入力側（Ｅ＿２）と接続されており、 第２出力トランジスタ（Ｔ＿６）のベースは入力側（Ｅ
＿２）と、また第２出力トランジスタ（Ｔ＿６）のエミ
ッタは結合点（Ｋ＿１）と接続されている請求項１から
３、５および６のうちいずれか１項記載の回路。 １２、電流入力側（Ｅ＿１、Ｅ＿２）への入力電流（ｉ
＿１、ｉ＿２）はてんびんトランジスタ（Ｔ＿２、Ｔ＿
５）のコレクタを通って基準電位へ流れ、 電流てんびんはコレクタとベースの間の抵 抗（Ｒ＿５、Ｒ＿６）を介して給電され、 差動電圧入力側（Ｋ＿３、Ｋ＿４）と差動出力側（Ｋ＿
５、Ｋ＿６）を有する演算増幅器（３）が設けられてお
り、 ２つの出力段にはそれぞれ２つのトランジ スタ（Ｔ＿３、Ｔ＿９ないしＴ＿６、Ｔ＿１＿０）が設
けられており、 出力段トランジスタ（Ｔ＿３、Ｔ＿６、Ｔ＿９、Ｔ＿１
＿０）のベースはそれぞれ演算増幅器の差動出力側（Ｋ
＿５、Ｋ＿６）と、 ２つの出力段トランジスタ（Ｔ＿９、Ｔ＿１＿０）のコ
レクタは電流入力側（Ｅ＿１、Ｅ＿２）および演算増幅
器（３）の差動入力側（Ｋ＿３、Ｋ＿４）と接続されて
おり、 出力トランジスタ（Ｔ＿３、Ｔ＿６）の相互接続された
コレクタは電流出力側を形成し、 出力段トランジスタ（Ｔ＿３、Ｔ＿９ないしＴ＿６、Ｔ
＿１＿０）のエミッタは基準電位に接続されている請求
項１から７いずれか１項記載の回路。 １３、電流が同極性の際、整流器回路として使用するた
め、少なくとも１つの入力側に時間に依存する振幅を有
する電流が供給され、２つの入力電流間の整流された差
が出力側にて取り出される請求項１から１２いずれか１
項記載の回路の使用法。 １４、振幅変調信号の復調器として用いる請求項１３記
載の回路の使用法。 １５、１８０°の位相切換スイッチとして用いる請求項
１から１２いずれか１項記載の回路の使用法。 １６、周波数倍周回路として用いる請求項１から１２い
ずれか１項記載の回路の使用法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE3908765A DE3908765C1 (en) | 1989-03-17 | 1989-03-17 | Circuit for forming current differences and the use of this circuit |
| DE3908765.4 | 1989-03-17 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02280406A true JPH02280406A (ja) | 1990-11-16 |
| JP2888909B2 JP2888909B2 (ja) | 1999-05-10 |
Family
ID=6376564
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2064485A Expired - Fee Related JP2888909B2 (ja) | 1989-03-17 | 1990-03-16 | 電流差を形成するための回路 |
Country Status (3)
| Country | Link |
|---|---|
| JP (1) | JP2888909B2 (ja) |
| KR (1) | KR0165889B1 (ja) |
| DE (1) | DE3908765C1 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US11249504B2 (en) | 2019-02-25 | 2022-02-15 | Ablic Inc. | Current generation circuit |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2679081B1 (fr) * | 1991-07-08 | 1996-10-18 | Matra Communication | Etage differentiel de courant a miroir de courant. |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5338250A (en) * | 1976-09-20 | 1978-04-08 | Matsushita Electric Ind Co Ltd | Transistor circuit |
| JPS60236507A (ja) * | 1984-05-10 | 1985-11-25 | Matsushita Electric Ind Co Ltd | 増幅回路 |
| JPS61131606A (ja) * | 1984-11-30 | 1986-06-19 | Hitachi Ltd | 差動増幅回路 |
| JPS61251301A (ja) * | 1986-02-27 | 1986-11-08 | Matsushita Electric Ind Co Ltd | 信号処理装置 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3952257A (en) * | 1974-10-29 | 1976-04-20 | Rca Corporation | Current proportioning circuits |
| JPS5884521A (ja) * | 1981-11-16 | 1983-05-20 | Toshiba Corp | 差動コンパレ−タ回路 |
-
1989
- 1989-03-17 DE DE3908765A patent/DE3908765C1/de not_active Expired - Lifetime
-
1990
- 1990-03-13 KR KR1019900003298A patent/KR0165889B1/ko not_active Expired - Fee Related
- 1990-03-16 JP JP2064485A patent/JP2888909B2/ja not_active Expired - Fee Related
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5338250A (en) * | 1976-09-20 | 1978-04-08 | Matsushita Electric Ind Co Ltd | Transistor circuit |
| JPS60236507A (ja) * | 1984-05-10 | 1985-11-25 | Matsushita Electric Ind Co Ltd | 増幅回路 |
| JPS61131606A (ja) * | 1984-11-30 | 1986-06-19 | Hitachi Ltd | 差動増幅回路 |
| JPS61251301A (ja) * | 1986-02-27 | 1986-11-08 | Matsushita Electric Ind Co Ltd | 信号処理装置 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US11249504B2 (en) | 2019-02-25 | 2022-02-15 | Ablic Inc. | Current generation circuit |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2888909B2 (ja) | 1999-05-10 |
| DE3908765C1 (en) | 1990-07-26 |
| KR0165889B1 (ko) | 1999-01-15 |
| KR900014982A (ko) | 1990-10-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5896053A (en) | Single ended to differential converter and 50% duty cycle signal generator and method | |
| JPH02280406A (ja) | 電流差を形成するための回路 | |
| US4219778A (en) | Signal processing circuit for an FM signal receiver | |
| JPH0549121B2 (ja) | ||
| US4054839A (en) | Balanced synchronous detector circuit | |
| US5469118A (en) | Integrated oscillator circuits | |
| JPH07283652A (ja) | 電圧制御キャパシタ | |
| US4808856A (en) | Low voltage phase comparator | |
| JPH0442631B2 (ja) | ||
| US3768031A (en) | Bridge amplifier suitable for manufacture in monolithic integrated circuit form | |
| JPH0234072B2 (ja) | ||
| JPS61502438A (ja) | 自動利得制御回路 | |
| US4349756A (en) | Phase detector with low offsets | |
| JPS624038B2 (ja) | ||
| JPS5920201B2 (ja) | 高平衡回路 | |
| JPH073929B2 (ja) | Ａｍ検波回路 | |
| JPH0391304A (ja) | ひずみを減少させたｆｍ検波器 | |
| JP2523988B2 (ja) | 直角検波装置 | |
| JPH0225570B2 (ja) | ||
| JPH0340978B2 (ja) | ||
| JPH02223218A (ja) | Ａｃ電源のゼロクロス検出回路 | |
| KR830000137B1 (ko) | Fm 검파기 | |
| JP2573172B2 (ja) | 電圧制御発振器 | |
| JPH0590841A (ja) | 変調器 | |
| EP0313792A1 (en) | A full-wave peak detector device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |