JPH02280441A - ハイブリッド型交換機 - Google Patents
ハイブリッド型交換機Info
- Publication number
- JPH02280441A JPH02280441A JP1102105A JP10210589A JPH02280441A JP H02280441 A JPH02280441 A JP H02280441A JP 1102105 A JP1102105 A JP 1102105A JP 10210589 A JP10210589 A JP 10210589A JP H02280441 A JPH02280441 A JP H02280441A
- Authority
- JP
- Japan
- Prior art keywords
- line
- speed channel
- switch
- switching
- channel switch
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 claims description 6
- 238000007796 conventional method Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
Landscapes
- Data Exchanges In Wide-Area Networks (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はハイブリッド型交換機に関する。
従来技術により異なる交換動作を要求する別種の回線を
収容するための方法としては、回線を同一種類毎にまと
めてそれぞれ別の交換機に対して接続を行ない、交換処
理を行なうのが一般的であった。
収容するための方法としては、回線を同一種類毎にまと
めてそれぞれ別の交換機に対して接続を行ない、交換処
理を行なうのが一般的であった。
先に述べた複数交換機による交換処理を行なう方法によ
ると、あらかじめ回線の種類ごとに回線をまとめるなめ
、後に回線の種類を変更するためには、物理的に回線の
接続変更を行なう必要があり、手間がかかる。さらに、
スイッチに付帯する周辺ハードウェアが交換機毎にある
ため、ハードウェア量が大きくなり高価になるという問
題がある。
ると、あらかじめ回線の種類ごとに回線をまとめるなめ
、後に回線の種類を変更するためには、物理的に回線の
接続変更を行なう必要があり、手間がかかる。さらに、
スイッチに付帯する周辺ハードウェアが交換機毎にある
ため、ハードウェア量が大きくなり高価になるという問
題がある。
本発明のハイブリッド型交換機は、回線上の固定的なフ
シームフォーマット内に高速チャネルを１チャネルだけ
収容する回線と、比較的低速チャネルを多数多重化して
収容する回線と、先頭部に宛先を示すアドレスを含んだ
ヘッダを持ちその１麦に固定長の情報収容部を有するセ
ルに対してそれぞれ宛先の異なるセルを複数多重化した
ものを収容する回線とのそれぞれに対応して交換処理を
行なう高速チャネルスイッチ、低速チャネルスイッチ、
セルスイッチの３種類のスイッチを備え、高速チャネル
を収容している回線に対しては高速チャネルの交換処理
を行ないかつ低速チャネル毎や個別のセル毎の交換動作
は行なわないが、クレームまるごとでの交換動作を行な
う前記高速チャネルスイッチを最前部に配置し、この高
速チャネルスイッチの後段に低速チャネルに対するチャ
ネル毎の交換動作を行なう低速チャネルスイッチと宛先
の異なるセルが複数多重化された回線に対してセル毎の
交換動作を行なうセルスイッチとを配置する構成である
。
シームフォーマット内に高速チャネルを１チャネルだけ
収容する回線と、比較的低速チャネルを多数多重化して
収容する回線と、先頭部に宛先を示すアドレスを含んだ
ヘッダを持ちその１麦に固定長の情報収容部を有するセ
ルに対してそれぞれ宛先の異なるセルを複数多重化した
ものを収容する回線とのそれぞれに対応して交換処理を
行なう高速チャネルスイッチ、低速チャネルスイッチ、
セルスイッチの３種類のスイッチを備え、高速チャネル
を収容している回線に対しては高速チャネルの交換処理
を行ないかつ低速チャネル毎や個別のセル毎の交換動作
は行なわないが、クレームまるごとでの交換動作を行な
う前記高速チャネルスイッチを最前部に配置し、この高
速チャネルスイッチの後段に低速チャネルに対するチャ
ネル毎の交換動作を行なう低速チャネルスイッチと宛先
の異なるセルが複数多重化された回線に対してセル毎の
交換動作を行なうセルスイッチとを配置する構成である
。
次に、本発明について図面を参照して説明する。
本発明の一実施例を示す第１図を参照すると、回線群１
は種々の交換処理を要求する回線が入り交じっている。
は種々の交換処理を要求する回線が入り交じっている。
回線インタフェース２は回線の終端を行ない、処理しや
すい型の内部インタフェースへの変換を行なう。高速チ
ャネルスイッチ３は回線のうちフレーム内に高速チャネ
ル１チャネルのみを収容した回線に対する交換処理を行
なう。
すい型の内部インタフェースへの変換を行なう。高速チ
ャネルスイッチ３は回線のうちフレーム内に高速チャネ
ル１チャネルのみを収容した回線に対する交換処理を行
なう。
すなわち、入線と出線間で論理的な接続を行ない入力し
たディジタル情報はトランスペアレントに出て行く。低
速チャネルスイッチ４はフレーム内に複数多重された低
速チャネルに対してチャネルごとの交換を行なうスイッ
チであり、例えば時分割のスイッチより構成される。こ
のスイッチ４は入線の特定チャネルのデータを出線側の
要求されるタイムスロット内の位置に入れて出すことに
より交換動作する。セルスイッチ５は回線のフレーム内
に多重された固定長の宛先情報を入れるヘッダ部と固定
長の情報を収容する部分より構成されるセルに対して交
換処理を行なうスイッチである。このスイッチ５は入力
したセルの宛先情報を見て宛先に対応する回線に出力す
る機能を有する。本交換機に収容される回線のうちで高
速チャネルを収容するものは、まず回線インタフェース
２により内部リンクインタフェースへと変換されてから
高速チャネルスイッチ３により出線に接続され、回線イ
ンタフェース２を再び経由して出側回線へと接続される
。低速チャネルを収容する回線については、全て高速チ
ャネルスイッチ３により低速チャネルスイッチ４に対し
て接続が行なわれる。すなわち、低速チャネルを収容す
る回線からのデータは回線インタフェース２を通過して
高速チャネルスイッチ３により回線単位で確立された接
続により低速チャネルスイッチ４に入る。低速チャネル
スイッチ４は低速チャネル毎の交換を行ない、出側の内
部リンクへと出力する。出力データは再び高速チャネル
スイッチ４及び回線インタフェース２を経由して出線へ
と接続される。セルに対する交換処理も低速チャネルの
交換と同様である。回線インタフェース２と高速チャネ
ルスイッチ３を経てセルスイッチ５に回線単位で接続さ
れ、セルスイッチ５によりセル単位での交換処理が行な
われる。この交換機に収容される回線の種別が変更され
た場合、高速チャネルスイッチにより確保されている後
段のスイッチへの接続を変えるだけで所望の交換処理を
行なうことが可能となる。
たディジタル情報はトランスペアレントに出て行く。低
速チャネルスイッチ４はフレーム内に複数多重された低
速チャネルに対してチャネルごとの交換を行なうスイッ
チであり、例えば時分割のスイッチより構成される。こ
のスイッチ４は入線の特定チャネルのデータを出線側の
要求されるタイムスロット内の位置に入れて出すことに
より交換動作する。セルスイッチ５は回線のフレーム内
に多重された固定長の宛先情報を入れるヘッダ部と固定
長の情報を収容する部分より構成されるセルに対して交
換処理を行なうスイッチである。このスイッチ５は入力
したセルの宛先情報を見て宛先に対応する回線に出力す
る機能を有する。本交換機に収容される回線のうちで高
速チャネルを収容するものは、まず回線インタフェース
２により内部リンクインタフェースへと変換されてから
高速チャネルスイッチ３により出線に接続され、回線イ
ンタフェース２を再び経由して出側回線へと接続される
。低速チャネルを収容する回線については、全て高速チ
ャネルスイッチ３により低速チャネルスイッチ４に対し
て接続が行なわれる。すなわち、低速チャネルを収容す
る回線からのデータは回線インタフェース２を通過して
高速チャネルスイッチ３により回線単位で確立された接
続により低速チャネルスイッチ４に入る。低速チャネル
スイッチ４は低速チャネル毎の交換を行ない、出側の内
部リンクへと出力する。出力データは再び高速チャネル
スイッチ４及び回線インタフェース２を経由して出線へ
と接続される。セルに対する交換処理も低速チャネルの
交換と同様である。回線インタフェース２と高速チャネ
ルスイッチ３を経てセルスイッチ５に回線単位で接続さ
れ、セルスイッチ５によりセル単位での交換処理が行な
われる。この交換機に収容される回線の種別が変更され
た場合、高速チャネルスイッチにより確保されている後
段のスイッチへの接続を変えるだけで所望の交換処理を
行なうことが可能となる。
以上説明したように本発明によれば、高速チャネルスイ
ッチによる高速チャネルの交換機能とスイッチに対する
接続変え機能とが併用できるため、回線種別の変更に対
して容易に対応できる。
ッチによる高速チャネルの交換機能とスイッチに対する
接続変え機能とが併用できるため、回線種別の変更に対
して容易に対応できる。
第１図は本発明の一実施例を示す構成図である。
１・・・回線群、２・・・回線インタフェース、３・・
・高速チャネルスイッチ、４・・・低速チャネルスイッ
チ、５・・・セルスイッチ。
・高速チャネルスイッチ、４・・・低速チャネルスイッ
チ、５・・・セルスイッチ。
Claims (1)
- 【特許請求の範囲】 固定的なフレームフォーマットの中に高速チャネルを１
チャネル収容する回線と、低速チャネルを複数収容する
回線と、固定長の情報部を持ち先頭部に情報の宛先を示
すヘッダを有する固定長のセルを複数多重化したものを
収容する回線とのそれぞれに対して回線種別により異な
る交換処理を行なうとともに、 前記高速チャネルを収容する回線に対してはチャネルの
交換動作を行ない、前記低速チャネルを収容する回線及
び前記セルを収容する回線に対しては個別のチャネル及
び個別のセルに対する交換動作ではなくフレームフォー
マットまるごとの交換動作を行なう高速チャネルスイッ
チを最前段に配置し、前記高速チャネルスイッチの後段
に低速チャネルに対してチャネル毎の交換動作を行なう
低速チャネルスイッチと宛先の異なるセル毎に交換動作
を行なうセルスイッチとを配置し、 異なる交換処理を要求する前記３種類の回線を回線種別
を意識することなく接続して要求される情報に対する交
換処理を行なう ことを特徴とするハイブリッド型交換機。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10210589A JP2540941B2 (ja) | 1989-04-20 | 1989-04-20 | ハイブリッド型交換機 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10210589A JP2540941B2 (ja) | 1989-04-20 | 1989-04-20 | ハイブリッド型交換機 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02280441A true JPH02280441A (ja) | 1990-11-16 |
| JP2540941B2 JP2540941B2 (ja) | 1996-10-09 |
Family
ID=14318521
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10210589A Expired - Lifetime JP2540941B2 (ja) | 1989-04-20 | 1989-04-20 | ハイブリッド型交換機 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2540941B2 (ja) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6461150A (en) * | 1987-09-01 | 1989-03-08 | Fujitsu Ltd | Multiple bearer exchange |
-
1989
- 1989-04-20 JP JP10210589A patent/JP2540941B2/ja not_active Expired - Lifetime
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6461150A (en) * | 1987-09-01 | 1989-03-08 | Fujitsu Ltd | Multiple bearer exchange |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2540941B2 (ja) | 1996-10-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| USRE34305E (en) | Switching system and method of construction thereof | |
| US5473598A (en) | Routing method and apparatus for switching between routing and conversion tables based on selection information included in cells to be routed | |
| CA2148065A1 (en) | Method and Apparatus for Performing Priority Control for Cells in Output Buffer Type ATM Switch | |
| US4890280A (en) | Frame relay type data switching apparatus | |
| JPH03149936A (ja) | 通信切替素子 | |
| US20010043597A1 (en) | Atm cell switching system | |
| CA2058816A1 (en) | Common memory switch for routing data signals | |
| US5870400A (en) | Methods and apparatus for exchanging messages between systems having partially incompatible communication | |
| GB2110507A (en) | Time division switching matrix | |
| EP0809380A2 (en) | Switching system for switching a fixed-length cell | |
| JPH03268532A (ja) | Ａｔｍセルのブロードキャスト方式 | |
| CA1064598A (en) | Memory operation for 3-way communications | |
| JP3370025B2 (ja) | スイッチ装置 | |
| CN1039516A (zh) | 在数字时分交换机中实现转接宽带接续的方法及装置 | |
| JP2540941B2 (ja) | ハイブリッド型交換機 | |
| JP2758697B2 (ja) | 多段接続スイッチ装置 | |
| JP2824483B2 (ja) | Ａｔｍ交換機におけるスイッチ診断方式 | |
| US20010028652A1 (en) | ATM cell switching system | |
| JPH1132052A (ja) | Ａｔｍ伝送回線切替方式 | |
| US6044078A (en) | Method of and system for exchanging information of payload fields of ATM cells | |
| JP2757907B2 (ja) | Ａｔｍスイッチおよびその制御方法 | |
| JP2785850B2 (ja) | Ａｔｍ通話路の試験方式 | |
| EP0755139A3 (en) | ATM switch address generating circuit | |
| JPH0364228A (ja) | Ａｔｍ階層バッファメモリの構成法 | |
| JPS6298942A (ja) | 高速パケツト交換方式 |