JPH02280529A - 周波数シンセサイザ - Google Patents
周波数シンセサイザInfo
- Publication number
- JPH02280529A JPH02280529A JP1102616A JP10261689A JPH02280529A JP H02280529 A JPH02280529 A JP H02280529A JP 1102616 A JP1102616 A JP 1102616A JP 10261689 A JP10261689 A JP 10261689A JP H02280529 A JPH02280529 A JP H02280529A
- Authority
- JP
- Japan
- Prior art keywords
- output
- variable
- frequency
- input
- frequency divider
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は衛星通信用超小型地球局の屋内装置において送
信あるいは受信の選局のために用いられる周波数シンセ
サイザに関するものである。
信あるいは受信の選局のために用いられる周波数シンセ
サイザに関するものである。
従来の技術
従来の周波数シンセサイザは、第６図に示すような構成
であった。第６図において、１は入力端子、２Ｌ位相比
較器、３はループフィルタ、４は電圧制御発振器、５は
分周比Ｍの可変分周器、ｅは分周比Ｎの固定分周器、７
は低域通過フィルタ、９は出力端子、１ｏは分周比設定
回路である。
であった。第６図において、１は入力端子、２Ｌ位相比
較器、３はループフィルタ、４は電圧制御発振器、５は
分周比Ｍの可変分周器、ｅは分周比Ｎの固定分周器、７
は低域通過フィルタ、９は出力端子、１ｏは分周比設定
回路である。
以上のように構成された周波数シンセサイザについて、
以下その動作を説明する。
以下その動作を説明する。
まず、分周比設定回路１ｏにより可変分周器６の分周比
Ｍを設定する。次にこの可変分周器６の出力と入力端子
１に加えられた基準信号を位相比較器２により位相比較
する。ループフィルタ３によ如この位相比較器２の出力
から高周波成分や雑音を取り除く。このループフィルタ
３の出力を制御電圧として電圧制御発振器４に入力する
。この電圧制御発振器４の出力を前記可変分周器５に入
力してループを形成する。
Ｍを設定する。次にこの可変分周器６の出力と入力端子
１に加えられた基準信号を位相比較器２により位相比較
する。ループフィルタ３によ如この位相比較器２の出力
から高周波成分や雑音を取り除く。このループフィルタ
３の出力を制御電圧として電圧制御発振器４に入力する
。この電圧制御発振器４の出力を前記可変分周器５に入
力してループを形成する。
すなわち基準信号の周波数を／ｒとしたとき、前記電圧
制御発振器４の出力周波数ｆ７゜。は／ｖａｏ ＝ Ｍ
／ｒ （１）となる。
制御発振器４の出力周波数ｆ７゜。は／ｖａｏ ＝ Ｍ
／ｒ （１）となる。
さらに前記電圧制御発振器４の出力を分岐して、固定分
周器６に入力し、Ｋ分周する。低域通過フィルタにより
、この固定分周器６の出力の高調波成分を減衰させ、次
の（２）式で表わされる周波数ｆ０の出力信号を得てい
た。
周器６に入力し、Ｋ分周する。低域通過フィルタにより
、この固定分周器６の出力の高調波成分を減衰させ、次
の（２）式で表わされる周波数ｆ０の出力信号を得てい
た。
／ｒ
ム＝ ７ （２）
発明が解決しようとする課題
しかし、このような構成のものでは可変分周器６０分周
比Ｍの可変範囲が広い場合、第６図４に示すように固定
分周器６の出力の周波数は九−からｆｏｍｘと帯域が広
くなり、固定分周器ｅの出力の第二高調波の周波数も２
ｆＯ，ｌｉ。から２ｆｏ！Ｉｌよと帯域が広くなる。そ
の結果、固定分周器６の出力周波数の最大値几膓と固定
分周器６の出力の第二高調波の周波数の最小値２ｆａｔ
ｎｉｘ＞は接近する。
比Ｍの可変範囲が広い場合、第６図４に示すように固定
分周器６の出力の周波数は九−からｆｏｍｘと帯域が広
くなり、固定分周器ｅの出力の第二高調波の周波数も２
ｆＯ，ｌｉ。から２ｆｏ！Ｉｌよと帯域が広くなる。そ
の結果、固定分周器６の出力周波数の最大値几膓と固定
分周器６の出力の第二高調波の周波数の最小値２ｆａｔ
ｎｉｘ＞は接近する。
また低域通過フィルタ７の通過特性の一例は第６図のｂ
に示される。
に示される。
したがって、固定分周器６の出力を低域通過フィルタ６
に入力して出力端子９に得られる従来の周波数シンセサ
イザの出力は第６図Ｃに示すように第二高調波が大きい
という問題があった。
に入力して出力端子９に得られる従来の周波数シンセサ
イザの出力は第６図Ｃに示すように第二高調波が大きい
という問題があった。
本発明はこのような問題を解決するもので、出力信号の
第二高調波を低減することを目的とする。
第二高調波を低減することを目的とする。
課題を解決するための手段
上記課題を解決する本発明の技術的な手段は、入力端子
に加えられた基準信号と可変分周器の出力とを位相比較
器に入力し、この位相比較器の出力をループフィルタに
入力し、このループフィルタの出力を電圧制御発振器に
入力し、この電圧制御発振器の出力を二分岐して、一方
は前記可変分周器に入力してループを形成し、他方は固
定分周器に入力し、この固定分周器の出力を低域通過フ
ィルタに入力し、この低域通過フィルタの出力を可変ト
ラップに入力し、この可変トラップの出力端子から出力
信号を得るとともに、分周比設定回路の出力を二分岐し
て一方を前記可変分周器に入力して分周比を設定し、他
方を変換回路に入力して分周比データを電圧に変換し、
この変換回路の出力を制御信号として前記可変トラップ
に入力するものである。
に加えられた基準信号と可変分周器の出力とを位相比較
器に入力し、この位相比較器の出力をループフィルタに
入力し、このループフィルタの出力を電圧制御発振器に
入力し、この電圧制御発振器の出力を二分岐して、一方
は前記可変分周器に入力してループを形成し、他方は固
定分周器に入力し、この固定分周器の出力を低域通過フ
ィルタに入力し、この低域通過フィルタの出力を可変ト
ラップに入力し、この可変トラップの出力端子から出力
信号を得るとともに、分周比設定回路の出力を二分岐し
て一方を前記可変分周器に入力して分周比を設定し、他
方を変換回路に入力して分周比データを電圧に変換し、
この変換回路の出力を制御信号として前記可変トラップ
に入力するものである。
作用
この技術的手段による作用は次のようになる。
すなわち、可変分周器の分周比を設定したとき、出力周
波数に応じて、第二高調波を阻止するように可変トラッ
プを制御するため、出力信号の第二高調波を低減するこ
とができる。
波数に応じて、第二高調波を阻止するように可変トラッ
プを制御するため、出力信号の第二高調波を低減するこ
とができる。
実施例
以下本発明の一実施例について、図面を参照しながら説
明する。
明する。
第１図は本発明の第１の実施例における周波数シンセサ
イザのブロック図である。第１図において、１は入力端
子、２は位相比較器、３はループフィルタ、４は電圧制
御発振器、６は分周比証の可変分周器、６は分周比にの
固定分周器、７は低域通過フィルタ、８は可変トラップ
、９は出力端子、１ｏは分周比設定回路、１１は変換回
路である。
イザのブロック図である。第１図において、１は入力端
子、２は位相比較器、３はループフィルタ、４は電圧制
御発振器、６は分周比証の可変分周器、６は分周比にの
固定分周器、７は低域通過フィルタ、８は可変トラップ
、９は出力端子、１ｏは分周比設定回路、１１は変換回
路である。
以上のように構成された周波数シンセサイザについて、
以下その動作を説明する。
以下その動作を説明する。
まず分周比設定回路１０により可変分周器５の分周比Ｍ
を設定する。基準信号が入力端子１から入力し、この基
準信号と前記可変分周器６の出力を位相比較器２で位相
比較して位相差信号を得、ループフィルタ３でこの位相
差信号から高調波成分や雑音を除去し、電圧制御発振器
４０制御電圧とする。この電圧制御発振器４の出力を前
記可変分周器６でＭ分周してループを形成する。この結
果、基準信号の周波数をｌｘ 、電圧制御発振器４の出
力周波数をｆＶＣｏとすると、 ／ｖｃｏ ＝ Ｍ ／ｒ （３）となる。
を設定する。基準信号が入力端子１から入力し、この基
準信号と前記可変分周器６の出力を位相比較器２で位相
比較して位相差信号を得、ループフィルタ３でこの位相
差信号から高調波成分や雑音を除去し、電圧制御発振器
４０制御電圧とする。この電圧制御発振器４の出力を前
記可変分周器６でＭ分周してループを形成する。この結
果、基準信号の周波数をｌｘ 、電圧制御発振器４の出
力周波数をｆＶＣｏとすると、 ／ｖｃｏ ＝ Ｍ ／ｒ （３）となる。
さらに電圧制御発振器４の出力を分岐し、固定分周器６
に入力してに分周したのち、低域通過フィルタ７で高調
波成分を、可変トラップ８で第二高調波を減衰し、（４
）式で表わされる周波数ｆ。の出力が得られる。
に入力してに分周したのち、低域通過フィルタ７で高調
波成分を、可変トラップ８で第二高調波を減衰し、（４
）式で表わされる周波数ｆ。の出力が得られる。
ｆａ−、−ｆｒ （４）
第２図に可変トラップ８０回路図を示す。第２図におい
て１２は入力端子、１３は制御端子、１４゜２１はコイ
ル、１５．１８は抵抗、１６．１９は可変容量ダイオー
ド、１７．２２はコンデンサである。コイル１４と２１
のインダクタンスは等シく、コンデンサ１７．２１の容
量は等しい。また可変容量ダイオード１６．１９の特性
は等しい。
て１２は入力端子、１３は制御端子、１４゜２１はコイ
ル、１５．１８は抵抗、１６．１９は可変容量ダイオー
ド、１７．２２はコンデンサである。コイル１４と２１
のインダクタンスは等シく、コンデンサ１７．２１の容
量は等しい。また可変容量ダイオード１６．１９の特性
は等しい。
したがってコイル１４．コンデンサー７、可変容量ダイ
オード１６で構成されるトラップと、コイル２１．コン
デンサ２２．可変容量ダイオード１９で構成されるトラ
ップは同じ特性を持つ。したがって入力端子１２から出
力端子２ｏまで全体として、第３図に示す特性を持つ。
オード１６で構成されるトラップと、コイル２１．コン
デンサ２２．可変容量ダイオード１９で構成されるトラ
ップは同じ特性を持つ。したがって入力端子１２から出
力端子２ｏまで全体として、第３図に示す特性を持つ。
第２図の制御端子１３に加える電圧ｖＲを変えることに
よシ第３図に示すように阻止帯域を変化させることがで
きる。
よシ第３図に示すように阻止帯域を変化させることがで
きる。
可変分周器の分周比Ｍの可変範囲が広い場合、第４図へ
に示すように固定分周器６の出力の周波数はｆ。ｍｉ。
に示すように固定分周器６の出力の周波数はｆ。ｍｉ。
からｆ。ｍａｘと帯域が広くなり、固定分周器６の出力
の第二高調波の周波数も２几ｗｉｎから２ｆｏ獣と帯域
が広くなる。その結果、固定分周器６の出力周波数の最
大値ｆ。！ＤＩＬＸと固定分周器６の出力の第二高調波
の周波数の最小値２ｆＯ，Ｉｌｉ。
の第二高調波の周波数も２几ｗｉｎから２ｆｏ獣と帯域
が広くなる。その結果、固定分周器６の出力周波数の最
大値ｆ。！ＤＩＬＸと固定分周器６の出力の第二高調波
の周波数の最小値２ｆＯ，Ｉｌｉ。
は接近する。しかじ分周比設定回路１０の出力データを
変換回路１１によって電圧に変換し、この電圧により前
記可変トラップ８の阻止帯域が出力の第二高調波の周波
数、すなわち、２７Ｏを中心となるように制御する。し
たがって、固定分周器６の出力を低域通過フィルタ６、
可変トラップ７に入力して出力端子９に得られる出力は
第４図Ｃに示すように第二高調波が低減された信号とな
る。
変換回路１１によって電圧に変換し、この電圧により前
記可変トラップ８の阻止帯域が出力の第二高調波の周波
数、すなわち、２７Ｏを中心となるように制御する。し
たがって、固定分周器６の出力を低域通過フィルタ６、
可変トラップ７に入力して出力端子９に得られる出力は
第４図Ｃに示すように第二高調波が低減された信号とな
る。
その結果、本発明の周波数シンセサイザの出力の第二高
調波は低減される。
調波は低減される。
発明の効果
以上のように本発明は可変トラップと変換回路を設ける
ことによシ、第二高調波を低減できる優れた周波数シン
セサイザを実現できるものである。
ことによシ、第二高調波を低減できる優れた周波数シン
セサイザを実現できるものである。
第１図は本発明の実施例における周波数シンセサイザの
ブロック図、第２図は本発明の実施例に用いる可変トラ
ップの回路図、第３図はこの可変トラップの通過特性、
第４図は本発明の実施例における主要各部の特性図、第
６図は従来の周波数シンセサイザのブロック図、第６図
は従来例の主要各部の特性図である。 １・・・・・・入力端子、２・・・・・・位相比較器、
３・・・・・・ループフィルタ、４・・・・・・電圧制
御発振器、６・・・・・・可変分周器、６・・・・・・
固定分周器、７・・・・・・低域フィルタ、８・・・・
・・可変トラップ、９・・・・・・出力端子、１０・・
・・・・分周比設定回路、１１・・・・・・変換回路。 代理人の氏名 弁理士 粟 野 重 孝 ほか１名第 図 宵 図 ２７（ｌ禰Ｕ 贋＋ｆｆｆｆ 富 図 嬉 図 ！ＩＪＮＷ Ｍ筐歇
ブロック図、第２図は本発明の実施例に用いる可変トラ
ップの回路図、第３図はこの可変トラップの通過特性、
第４図は本発明の実施例における主要各部の特性図、第
６図は従来の周波数シンセサイザのブロック図、第６図
は従来例の主要各部の特性図である。 １・・・・・・入力端子、２・・・・・・位相比較器、
３・・・・・・ループフィルタ、４・・・・・・電圧制
御発振器、６・・・・・・可変分周器、６・・・・・・
固定分周器、７・・・・・・低域フィルタ、８・・・・
・・可変トラップ、９・・・・・・出力端子、１０・・
・・・・分周比設定回路、１１・・・・・・変換回路。 代理人の氏名 弁理士 粟 野 重 孝 ほか１名第 図 宵 図 ２７（ｌ禰Ｕ 贋＋ｆｆｆｆ 富 図 嬉 図 ！ＩＪＮＷ Ｍ筐歇
Claims (1)
- 入力端子に加えられた基準信号と可変分周器の出力とを
位相比較器に入力し、この位相比較器の出力をループフ
ィルタに入力し、このループフィルタの出力を電圧制御
発振器に入力し、この電圧制御発振器の出力を二分岐し
て、一方は前記可変分周器に入力してループを形成し、
他方は固定分周器に入力し、この固定分周器の出力を低
域通過フィルタに入力し、この低域通過フィルタの出力
を可変トラップに入力し、この可変トラップの出力端子
から出力信号を得るとともに、分周比設定回路の出力を
二分岐して一方を前記可変分周器に入力して分周比を設
定し、他方を変換回路に入力して分周比データを電圧に
変換し、この変換回路の出力を制御信号として前記可変
トラップに入力することを特徴とする周波数シンセサイ
ザ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1102616A JPH02280529A (ja) | 1989-04-21 | 1989-04-21 | 周波数シンセサイザ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1102616A JPH02280529A (ja) | 1989-04-21 | 1989-04-21 | 周波数シンセサイザ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02280529A true JPH02280529A (ja) | 1990-11-16 |
Family
ID=14332181
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1102616A Pending JPH02280529A (ja) | 1989-04-21 | 1989-04-21 | 周波数シンセサイザ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02280529A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012505609A (ja) * | 2008-10-08 | 2012-03-01 | クゥアルコム・インコーポレイテッド | クロッククリーンアップ位相ロックループ（ｐｌｌ） |
-
1989
- 1989-04-21 JP JP1102616A patent/JPH02280529A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2012505609A (ja) * | 2008-10-08 | 2012-03-01 | クゥアルコム・インコーポレイテッド | クロッククリーンアップ位相ロックループ（ｐｌｌ） |
| JP2017063439A (ja) * | 2008-10-08 | 2017-03-30 | クゥアルコム・インコーポレイテッドＱｕａｌｃｏｍｍ Ｉｎｃｏｒｐｏｒａｔｅｄ | クロッククリーンアップ位相ロックループ（ｐｌｌ） |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6774736B1 (en) | Voltage-controlled oscillator circuit for direct modulation | |
| US6806781B2 (en) | Tuning circuit having electronically trimmed VCO | |
| JPH03101433A (ja) | 位相同期ループ | |
| US4839603A (en) | Multiple-loop microwave frequency synthesizer using two phase lockloops | |
| US6687488B2 (en) | Fully integrated all-CMOS AM transmitter with automatic antenna tuning | |
| US3571754A (en) | Wide deviation voltage controlled crystal oscillator | |
| JP2844390B2 (ja) | パラメータに寛容なｐｌｌシンセサイザ | |
| CN106992762B (zh) | 放大器及其控制方法和信号处理系统 | |
| JPH02280529A (ja) | 周波数シンセサイザ | |
| Pilipenko | Simulation and parameters optimization of hybrid frequency synthesizers for wireless communication systems | |
| EP0188503B1 (en) | Device for tuning a vco to the carrier frequency of each radar pulse | |
| CN201550100U (zh) | 一种基于变容二极管的频率合成系统 | |
| JPH0389633A (ja) | 受信機回路 | |
| JPS5952852B2 (ja) | 周波数シンセサイザ | |
| JPS6143321Y2 (ja) | ||
| Karsilayan | A novel automatic tuning scheme for high-frequency high-Q continuous-time filters | |
| EP1175731B1 (en) | Fully integrated all-cmos am transmitter with automatic antenna tuning | |
| JPH0727701Y2 (ja) | 広帯域ｐｌｌ回路 | |
| JPS5921557Y2 (ja) | フエ−ズロツクル−プ・シンセサイザにおける低域濾波回路 | |
| JP3024190B2 (ja) | 位相同期発振装置 | |
| CN109995361B (zh) | 宽频带低相噪频综电路及电子设备 | |
| JPS58154936A (ja) | 選局装置 | |
| JPS5918757Y2 (ja) | Ｐｌｌ回路使用の周波数シンセサイザ | |
| JPS59115623A (ja) | Ｐｌｌ | |
| JPH0434574Y2 (ja) |