JPH0727701Y2 - 広帯域ｐｌｌ回路 - Google Patents
広帯域ｐｌｌ回路Info
- Publication number
- JPH0727701Y2 JPH0727701Y2 JP1988080502U JP8050288U JPH0727701Y2 JP H0727701 Y2 JPH0727701 Y2 JP H0727701Y2 JP 1988080502 U JP1988080502 U JP 1988080502U JP 8050288 U JP8050288 U JP 8050288U JP H0727701 Y2 JPH0727701 Y2 JP H0727701Y2
- Authority
- JP
- Japan
- Prior art keywords
- frequency
- output
- vco
- divider
- multiplier
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Superheterodyne Receivers (AREA)
- Transmitters (AREA)
Description
【考案の詳細な説明】 （産業上の利用分野） 本考案はPLLを用いた周波数シンセサイザに係わり、特
に無線電話装置等の高周波源に使用するPLL回路に関す
る。
に無線電話装置等の高周波源に使用するPLL回路に関す
る。
（従来の技術） 従来無線電話装置等で用いる高周波源としては電圧制御
発振器（以下「VCO」と呼ぶ）を用い、VCOの発振周波数
を決定するコイルやコンデンサをダイオード等の電子的
スイッチにより切り換えて広帯域化を図っていた。
発振器（以下「VCO」と呼ぶ）を用い、VCOの発振周波数
を決定するコイルやコンデンサをダイオード等の電子的
スイッチにより切り換えて広帯域化を図っていた。
（考案が解決しようとする課題） しかし乍らこのようなVCOでは切換回路の部品数が多
く、又コイル等の大形の部品が複数使用されているため
ユニットの小型化、低価格化が困難であった。
く、又コイル等の大形の部品が複数使用されているため
ユニットの小型化、低価格化が困難であった。
又切換回路での損失が大きいため同調回路のＱが低下し
C/Nの良好な発振器が得られなかった。
C/Nの良好な発振器が得られなかった。
（課題を解決するための手段） 本考案はこれらの欠点を解決するため、PLLを構成するV
COの発振周波数決定素子のコイルやコンデンサを固定と
し、VCOの後に該VCOの発振出力を分周する可変分周器
と、該分周出力を逓倍する逓倍器とを付加し、この逓倍
器の出力を高周波源としたものである。この可変分周器
の分周数を変化させることにより広帯域に亘り高C/Nの
出力を得ることができる。以下実施例につき図面により
詳細に説明する。
COの発振周波数決定素子のコイルやコンデンサを固定と
し、VCOの後に該VCOの発振出力を分周する可変分周器
と、該分周出力を逓倍する逓倍器とを付加し、この逓倍
器の出力を高周波源としたものである。この可変分周器
の分周数を変化させることにより広帯域に亘り高C/Nの
出力を得ることができる。以下実施例につき図面により
詳細に説明する。
（実施例） 図は本考案の一実施例の構成図で、１は基準周波数発振
器、２は固定分周器、３は位相比較器、４はLPF（ロー
パスフィルタ）、５は電圧制御発振器（VCO）、６は第
２の分周器、７は逓倍器、８は第１の分周器である。
器、２は固定分周器、３は位相比較器、４はLPF（ロー
パスフィルタ）、５は電圧制御発振器（VCO）、６は第
２の分周器、７は逓倍器、８は第１の分周器である。
同図において、基準周波数発振器１からの出力は固定分
周器２により適当な値の基準信号として位相比較器３の
一端子に加えられ、第１の分周器８の出力とそこで位相
比較される。誤差電圧はLPF4を経てVCO5の有する可変ダ
イオードに加えることによりVCO5の発振周波数を変化さ
せる。VCO5の出力は第２の分周器６を経て逓倍器７に加
わりその出力が高周波源となる。又、この出力は第１の
分周器８に入力し位相比較器３の他の端子に加えられて
PLL回路を構成する。
周器２により適当な値の基準信号として位相比較器３の
一端子に加えられ、第１の分周器８の出力とそこで位相
比較される。誤差電圧はLPF4を経てVCO5の有する可変ダ
イオードに加えることによりVCO5の発振周波数を変化さ
せる。VCO5の出力は第２の分周器６を経て逓倍器７に加
わりその出力が高周波源となる。又、この出力は第１の
分周器８に入力し位相比較器３の他の端子に加えられて
PLL回路を構成する。
この構成において、いまVCO5の発振周波数をfV、そのロ
ックレンジをΔfV、第２の分周器６の分周数をＭ、逓倍
器の逓倍数をＰ（通常2n）とすれば、出力周波数f0はf0
＝P/MfVとなる。又分周数Ｍ＋1,M,M−１のときの出力の
周波数をf1，f2，f3とすればf1＝P/（Ｍ＋１）fV，f2＝
P/MfV，f3＝P/（Ｍ−１）fVとなる。
ックレンジをΔfV、第２の分周器６の分周数をＭ、逓倍
器の逓倍数をＰ（通常2n）とすれば、出力周波数f0はf0
＝P/MfVとなる。又分周数Ｍ＋1,M,M−１のときの出力の
周波数をf1，f2，f3とすればf1＝P/（Ｍ＋１）fV，f2＝
P/MfV，f3＝P/（Ｍ−１）fVとなる。
ここでfV／（Ｍ−１）−fV/M≦ΔfVとすると、分周数Ｍ
をＭ−1,M,M＋１と変えたとき出力の周波数f0は第１の
分周器８の分周数Ｎを変えることによって連続的にP/
（Ｍ＋１）fV−ΔfV/2からP/（Ｍ−１）fV＋ΔfV/2まで
変化し広帯域化される。ΔfV,M,Pを適当な値に設定する
ことによってさらに広帯域化が可能である。第１の分周
器８は従来行われていたように主として基準周波数と共
に帯域内の周波数ステップの細かさを決めるものであ
る。一例として、fV＝400MHz,ΔfV＝16MHz,M＝32,P＝12
とすればf0＝150MHzである。VCO5の発振周波数fVはロッ
クレンジが±8MHzであることから392〜408MHzである。
Ｍを27〜32まで変えた場合Ｍ＝27のときf0＝174.3〜18
1.3MHz,M＝28のときf0＝168.0〜174.8MHz,M＝29のときf
0＝162.2〜168.8MHz,M＝30のときf0＝156.8〜163.2MHz,
M＝31のときf0＝151.7〜157.9MHz,M＝32のときf0＝147.
0〜153.0MHzとなる。従って、147.0MHzから181.3MHzま
での34.3MHz幅の広帯域PLL回路が得られる。Ｍを64まで
にすると73.5MHzから181.3MHzとなり、その幅は107.8MH
zとなる。
をＭ−1,M,M＋１と変えたとき出力の周波数f0は第１の
分周器８の分周数Ｎを変えることによって連続的にP/
（Ｍ＋１）fV−ΔfV/2からP/（Ｍ−１）fV＋ΔfV/2まで
変化し広帯域化される。ΔfV,M,Pを適当な値に設定する
ことによってさらに広帯域化が可能である。第１の分周
器８は従来行われていたように主として基準周波数と共
に帯域内の周波数ステップの細かさを決めるものであ
る。一例として、fV＝400MHz,ΔfV＝16MHz,M＝32,P＝12
とすればf0＝150MHzである。VCO5の発振周波数fVはロッ
クレンジが±8MHzであることから392〜408MHzである。
Ｍを27〜32まで変えた場合Ｍ＝27のときf0＝174.3〜18
1.3MHz,M＝28のときf0＝168.0〜174.8MHz,M＝29のときf
0＝162.2〜168.8MHz,M＝30のときf0＝156.8〜163.2MHz,
M＝31のときf0＝151.7〜157.9MHz,M＝32のときf0＝147.
0〜153.0MHzとなる。従って、147.0MHzから181.3MHzま
での34.3MHz幅の広帯域PLL回路が得られる。Ｍを64まで
にすると73.5MHzから181.3MHzとなり、その幅は107.8MH
zとなる。
なお、本考案では、分周器の分周数を変えているので、
この分周数を大きくすることによって、VCOの発振周波
数を高くすることができ、コンデンサやコイルが小形と
なる。また、同時に発振周波数の変化範囲も狭くするこ
とができるので、この点でも高C/Nが達成できる。
この分周数を大きくすることによって、VCOの発振周波
数を高くすることができ、コンデンサやコイルが小形と
なる。また、同時に発振周波数の変化範囲も狭くするこ
とができるので、この点でも高C/Nが達成できる。
（考案の効果） 以上説明したように、発振周波数の決定素子であるコン
デンサやコイル等を変化させずに広帯域化が可能とな
り、かつ損失のある切換回路を使用しないので、またVC
Oの発振周波数が高くなると共に変化範囲も狭くなるの
で、ユニット小形化、低価格及び高C/Nが達成できる。
さらに本考案に使用する逓倍器は本出願人による単安定
マルチバイブレータを使用した逓倍器とすればコイル等
の大形部品は使用せずに済み一層小形化が可能となる。
デンサやコイル等を変化させずに広帯域化が可能とな
り、かつ損失のある切換回路を使用しないので、またVC
Oの発振周波数が高くなると共に変化範囲も狭くなるの
で、ユニット小形化、低価格及び高C/Nが達成できる。
さらに本考案に使用する逓倍器は本出願人による単安定
マルチバイブレータを使用した逓倍器とすればコイル等
の大形部品は使用せずに済み一層小形化が可能となる。
図は本考案の一実施例の構成図を示す。 １……基準周波数発振器、３……位相比較器、４……LP
F、５……電圧制御発振器（VCO）、６……第２の分周
器、７……逓倍器、８……第１の分周器。
F、５……電圧制御発振器（VCO）、６……第２の分周
器、７……逓倍器、８……第１の分周器。
Claims (1)
- 【請求項１】基準周波数発振器（１）、位相比較器
（３）、ローパスフィルタ（４）、電圧制御発振器（VC
O）（５）及び周波数シンセサイザの出力周波数を変化
させる可変分周形の第１の分周器（８）から成るPLL
（位相同期ループ）を用いた周波数シンセサイザにおい
て、前記VCOと前記周波数シンセサイザの出力端との間
に、前記VCOの発振出力を分周する可変分周形の第２の
分周器（６）と、該分周出力を逓倍し周波数シンセサイ
ザ出力とする逓倍器（７）とを設けて、前記第２の分周
器の分周数を変化させることにより広帯域の周波数シン
セサイザ出力を得ると共に前記逓倍器によりVCOの発振
周波数の変化幅を小さくすることを特徴とする広帯域PL
L回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1988080502U JPH0727701Y2 (ja) | 1988-06-17 | 1988-06-17 | 広帯域ｐｌｌ回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1988080502U JPH0727701Y2 (ja) | 1988-06-17 | 1988-06-17 | 広帯域ｐｌｌ回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH021930U JPH021930U (ja) | 1990-01-09 |
| JPH0727701Y2 true JPH0727701Y2 (ja) | 1995-06-21 |
Family
ID=31305327
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1988080502U Expired - Lifetime JPH0727701Y2 (ja) | 1988-06-17 | 1988-06-17 | 広帯域ｐｌｌ回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0727701Y2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4811417B2 (ja) * | 2008-02-14 | 2011-11-09 | パナソニック株式会社 | 受信装置及び電子機器 |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5027730U (ja) * | 1973-07-07 | 1975-03-31 | ||
| JPS5676640A (en) * | 1979-11-27 | 1981-06-24 | Sanyo Electric Co Ltd | Receiver of frequency synthesizer system |
| JPS5719603A (en) * | 1980-07-11 | 1982-02-01 | Hitachi Ltd | Device for measuring corner |
| FR2510287B1 (fr) * | 1981-07-24 | 1985-01-04 | Thomson Csf | Synthetiseur de frequence a large bande relative |
-
1988
- 1988-06-17 JP JP1988080502U patent/JPH0727701Y2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH021930U (ja) | 1990-01-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2637418B2 (ja) | 高周波数シンセサイザー | |
| TW201020715A (en) | Frequency generation techniques | |
| JP2897661B2 (ja) | 電圧制御型ｓａｗ発振器 | |
| JP3792955B2 (ja) | 周波数シンセサイザ及び装置 | |
| JPH10285027A (ja) | Ｐｌｌ発振回路 | |
| JPS5918757Y2 (ja) | Ｐｌｌ回路使用の周波数シンセサイザ | |
| JPS63128816A (ja) | Ｐｌｌ回路 | |
| JPS6131647B2 (ja) | ||
| JPS59191921A (ja) | チユ−ナにおける発振周波数制御回路 | |
| JPH05122066A (ja) | 周波数シンセサイザ | |
| JPH0311960Y2 (ja) | ||
| JP2563256B2 (ja) | マイクロ波帯周波数シンセサイザ | |
| JP3163808B2 (ja) | 二重ループ構造を持つｐｌｌ回路 | |
| JP2004096470A (ja) | 位相ロックドループ回路 | |
| JPH05327493A (ja) | Ｐｌｌシンセサイザ | |
| JPS6143321Y2 (ja) | ||
| JP3248453B2 (ja) | 発振装置 | |
| JP2004166079A (ja) | ローカル信号発生装置 | |
| JPS5829899B2 (ja) | 発振器 | |
| JPS6136427B2 (ja) | ||
| JPH03148916A (ja) | 周波数シンセサイザ装置 | |
| JPH0338118A (ja) | 周波数シンセサイザ選局装置 | |
| JPH06326603A (ja) | Ｐｌｌ周波数シンセサイザ回路 | |
| JPS62179227A (ja) | 周波数シンセサイザ | |
| JPS5926142B2 (ja) | デジタルシンセサイザ−チユ−ナ |