JPH02280532A - Signal attenuator - Google Patents

Signal attenuator

Info

Publication number
JPH02280532A
JPH02280532A JP10243089A JP10243089A JPH02280532A JP H02280532 A JPH02280532 A JP H02280532A JP 10243089 A JP10243089 A JP 10243089A JP 10243089 A JP10243089 A JP 10243089A JP H02280532 A JPH02280532 A JP H02280532A
Authority
JP
Japan
Prior art keywords
signal
attenuation
digital
analog
control signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP10243089A
Other languages
Japanese (ja)
Inventor
Kazuhide Kawada
河田 和秀
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP10243089A priority Critical patent/JPH02280532A/en
Publication of JPH02280532A publication Critical patent/JPH02280532A/en
Pending legal-status Critical Current

Links

Landscapes

  • Analogue/Digital Conversion (AREA)

Abstract

PURPOSE:To reduce the number of analog switches by adopting a constitution such that attenuation is applied to both a digital signal and an analog signal respectively. CONSTITUTION:A multiplier 21 applies multiplication between a digital input signal DIN inputted to each input terminal with a digital attenuation control signal DATC. A D/A converter 3 converts a 16-bit digital signal from a digital signal attenuation circuit 2 into a corresponding analog signal. When an analog signal being a half the digital input signal DIN is desired, bits of the attenuation control signal ATC are selected as [A11, A10, A9, A8]=0001, and [A7, A6,-, A1, A0]=10000000. The digital signal attenuation circuit 2 attenuates the signal into 1/2, the resulting signal is outputted as it is without being attenuated by an analog signal attenuation circuit 4 and in total a half of the analog signal is obtained.

Description

【発明の詳細な説明】 〔産業上の利用分針〕 本発明は信号減衰装置に関し、特にティジタル信号を任
意のレベルだけ減衰させたアナログ信号に変換する信号
減衰装置に関する。
DETAILED DESCRIPTION OF THE INVENTION [Industrial Application Minute Hand] The present invention relates to a signal attenuation device, and more particularly to a signal attenuation device that converts a digital signal into an analog signal attenuated by an arbitrary level.

〔従来の技術〕[Conventional technology]

従来、この種の信号減衰装置には、第5図及び第6図に
示すような構成のものがある。
Conventionally, this type of signal attenuation device has a configuration as shown in FIGS. 5 and 6.

前者は1乗算器21ムを備えたディジタル信号減衰回路
2AKより、ディジタル入力信号DINと減衰量制御信
号ATC1とを乗算してディジタル入力信号DINを減
衰させてからD−A変換器3ムによりアナログ信号(A
otrt)に変換するものであり、後者は%D−A変換
器38によシディジタル入力信号DINをアナログ信号
に変換してから、アナログ信号減衰回路4人によシ減衰
量制御信号A’l’ C2に従ってD−A変換器3.の
出力信号を減衰させる構成となっている。
The former is a digital signal attenuation circuit 2AK equipped with a multiplier 21, which multiplies the digital input signal DIN and an attenuation amount control signal ATC1 to attenuate the digital input signal DIN, and then converts the digital input signal DIN to an analog signal by a D-A converter 3. Signal (A
The latter converts the digital input signal DIN into an analog signal using the %DA converter 38, and then outputs the attenuation amount control signal A'l to the four analog signal attenuation circuits. 'D-A converter 3 according to C2. It is configured to attenuate the output signal of.

アナログ信号減衰回路4Aは、第7図に示すように、D
−大変換器3Bの出力信号1に直列接続された抵抗R1
1−RINで分圧し、この分圧された信号を減衰量制御
信号ATC2でオン・オフするアナロクスイッチSll
””SINにより選択して出力するようになっている。
The analog signal attenuation circuit 4A, as shown in FIG.
- a resistor R1 connected in series to the output signal 1 of the large converter 3B;
Analog switch Sll that divides the voltage with 1-RIN and turns on/off this divided signal with the attenuation amount control signal ATC2.
"" It is designed to select and output by SIN.

〔発明が解決しようとする課題〕[Problem to be solved by the invention]

上述した従来の信号減衰装置は、ディジタル入力信号D
INを減衰させてからアナログ信号に変換するか、ディ
ジタル入力信号DINをアナログ信号に変換してから減
衰させる構成となっているので、前者の場合、乗算器2
1ムによシディジタル入力信号DIHのビット精度を低
下させるため、減衰量が増大すると所謂「量子化歪」が
増大するという欠点がある。
The above-mentioned conventional signal attenuation device has a digital input signal D.
Since the configuration is such that IN is attenuated and then converted to an analog signal, or the digital input signal DIN is converted to an analog signal and then attenuated, in the former case, multiplier 2
Since the bit precision of the digital input signal DIH is reduced by 1 µm, the so-called "quantization distortion" increases as the amount of attenuation increases.

例えは、コンパクト・ディスク・プレーヤ等の16ビツ
トの精度を有する音源等の音量調整にこの信号減衰装置
を適用すると、音量を下ければ下けるなど音質が劣化す
る。実用上適用可能な範囲は、ビット精度を2ビット程
度減少させたところまでの減衰量といわれており、この
時の減衰量は12−〇にしかならず、音量調整としては
実用的でない。
For example, if this signal attenuation device is applied to adjust the volume of a sound source with 16-bit accuracy such as a compact disc player, the sound quality will deteriorate as the volume is lowered. The practically applicable range is said to be the attenuation amount up to a point where the bit precision is reduced by about 2 bits, and the attenuation amount at this time is only 12-0, which is not practical for volume adjustment.

ま九、後者の場合は、信号の減衰処理をアナログ信号に
変換してから行うため、前者のような欠点はないが、減
衰量の段階数を多くすると多くのアナログスイッチ及び
抵抗を必要とするため、これらの回路素子数が増加し、
集積回路化する場合チップサイズが大きくなるという欠
点がある。
In the latter case, the signal attenuation processing is performed after converting it to an analog signal, so there is no drawback like the former, but increasing the number of attenuation levels requires many analog switches and resistors. Therefore, the number of these circuit elements increases,
There is a drawback that the chip size increases when integrated circuits are implemented.

一般に音量調整の場合、少なくとも64段階の可変暢が
必要とされいるため、第7図に示された回路においては
、アナログスイッチ及び抵抗がそれぞれ64個必要とな
る。また、アナログスイッチとしては一般的にトランス
ミッションゲートが使用されるが、大振幅の信号を通す
場合、トランスミッションゲートのトランジスタサイズ
を太きくしなければならず、チップサイズはますます大
きくなる。
Generally, in the case of volume adjustment, at least 64 variable levels are required, so the circuit shown in FIG. 7 requires 64 analog switches and 64 resistors each. Furthermore, transmission gates are generally used as analog switches, but in order to pass large-amplitude signals, the transistor size of the transmission gate must be increased, and the chip size becomes larger.

本発明の目的は、量子化歪を増大させることなく、かつ
アナログスイッチの数を低減してチップサイズを小さく
でき、しかも十分な減衰範囲をカバーすることができる
信号減衰装置を提供することに6る。
An object of the present invention is to provide a signal attenuation device that can reduce the chip size by reducing the number of analog switches without increasing quantization distortion, and can cover a sufficient attenuation range. Ru.

(III亀を解決するための手段〕 本発明の信号減衰装置は、減衰量制御信号をディジタル
減衰量制御信号及びアナログ減衰量制御信号に変換する
制御信号変換回路と、ディジタル入力信号の値を前記デ
ィジタル減衰量制御信号に応じて低減して出力するディ
ジタル信号減衰回路と、このディジタル信号減衰回路の
出力信号をアナログ信号に変換するD−A変換器と、こ
のD−A変換器の出力信号を前記アナログ減衰量制御信
号に応じて減衰させるアナログ信号減衰回路とを有して
いる。
(Means for Solving Problem III) The signal attenuation device of the present invention includes a control signal conversion circuit that converts an attenuation amount control signal into a digital attenuation amount control signal and an analog attenuation amount control signal, and a control signal conversion circuit that converts the value of the digital input signal into the A digital signal attenuation circuit that reduces and outputs the signal according to the digital attenuation amount control signal, a D-A converter that converts the output signal of this digital signal attenuation circuit into an analog signal, and a D-A converter that converts the output signal of this D-A converter into an analog signal. and an analog signal attenuation circuit that attenuates according to the analog attenuation amount control signal.

〔実施例〕〔Example〕

次に1本発明の実施例について図面を参照して説明する
Next, an embodiment of the present invention will be described with reference to the drawings.

第1図は本発明の一実施例を示すブロック図である。FIG. 1 is a block diagram showing one embodiment of the present invention.

この実施例は、12ビツトの減衰量制御信号ATCを8
ビツトのディジタル減衰量制御信号DATC及び4ビツ
トのアナログ減衰量制御信号AATCK変換する制御信
号変換回路lと1乗算器21を備え、16ビツトのディ
ジタル入力信号L’INの値をディジタル減衰量制御信
号1)A’l’eに応じて低減して出力するディジタル
信号減衰回路2と、このディジタル信号減衰回路2の出
力信号をアナログ信号に変換する1)−A変換器3と、
このL)−A変換器3の出力信号をアナログ減衰量制御
信号AATCに応じて減衰させるアナログ信号減衰回路
4とを有する構成となりている。
In this embodiment, the 12-bit attenuation control signal ATC is
It is equipped with a control signal conversion circuit 1 and a multiplier 21 for converting a 16-bit digital attenuation control signal DATC and a 4-bit analog attenuation control signal AATCK, and converts the value of a 16-bit digital input signal L'IN into a digital attenuation control signal. 1) A digital signal attenuation circuit 2 that reduces and outputs according to A'l'e, and 1) -A converter 3 that converts the output signal of this digital signal attenuation circuit 2 into an analog signal.
The configuration includes an analog signal attenuation circuit 4 that attenuates the output signal of the L)-A converter 3 in accordance with an analog attenuation amount control signal AATC.

次に1この実施例の動作について説明する。Next, the operation of this embodiment will be explained.

乗算器21は、各入力端に入力されたディジタル入力信
号DINの値とデ(ジタル減衰量制御信号DATCの値
この乗算処理を行う。ただし、ディジタル減衰量制御信
号DATCの値は常に小数点以下の数値となっている。
The multiplier 21 multiplies the value of the digital input signal DIN input to each input terminal by the value of the digital attenuation amount control signal DATC. However, the value of the digital attenuation amount control signal DATC is always below the decimal point. It is a numerical value.

つまり、ディジタル減衰量制御信号1)ATCの最上位
ピッ) 110.5の重みを持ち、次の位のビットはα
25.その次のビットはQ、125.以下同様にして最
下位ビットは0.00390625の重みを持つ。この
ため、すべてのビットが@1”の時の重みの合計は0.
9961とな9約1.0とみなせる。
In other words, the digital attenuation control signal 1) has a weight of 110.5 (most significant bit of ATC), and the next bit is α
25. The next bit is Q, 125. Similarly, the least significant bit has a weight of 0.00390625. Therefore, when all bits are @1'', the total weight is 0.
9961 can be considered to be approximately 1.0.

D−A変換−器3は、ディジタル信号減衰回路2からの
16ビツトのディジタル信号r対応するアナログ信号K
f換する。
The DA converter 3 converts the 16-bit digital signal r from the digital signal attenuation circuit 2 into a corresponding analog signal K.
f exchange.

アナログ信号減衰回路4は、第2図に示すような構成と
なっており、アナログ減衰量制御信号AATCのそれぞ
れのビットが“l”になったときに対応するアナログス
イッチ(Sz〜84)がそれぞれ導通状態となる。
The analog signal attenuation circuit 4 has a configuration as shown in FIG. Becomes conductive.

このアナログ信号減衰回路4は、アナログ減衰量制御信
号AATCの最上位ビットAAoが1#のときD−A変
換器の出力信号がそのまま、AAgが”0”、 AAI
が“1″のとき%、AA6 、 AAIが”0”、 A
A2が“1″のとき1/16、AA6 = AA4が0
”、 AA3が1#のとき1/64となる。
In this analog signal attenuation circuit 4, when the most significant bit AAo of the analog attenuation amount control signal AATC is 1#, the output signal of the D-A converter remains unchanged, AAg is "0", and AAI
When is “1”, %, AA6, AAI is “0”, A
When A2 is “1”, 1/16, AA6 = AA4 is 0
”, when AA3 is 1#, it becomes 1/64.

制御信号変換回路1は、第3図に示すように、12ビツ
トの減衰量制御信号ATCを単に、8ビツトのディジタ
ル減衰量制御信号DATCと4ビツトのアナログ減衰量
制御信号AATCとに分離するだけである。
As shown in FIG. 3, the control signal conversion circuit 1 simply separates the 12-bit attenuation control signal ATC into an 8-bit digital attenuation control signal DATC and a 4-bit analog attenuation control signal AATC. It is.

今、ティジタル入力信号L’INの値の0.5倍のアナ
ログ信号を得たい場合には、減衰量制御信号ATCの各
ビットを、(A11 +AI O+A9 +A8)=0
001 +(A7.A6.−、At、Ao)=1000
0000とすればよい。
Now, if you want to obtain an analog signal that is 0.5 times the value of the digital input signal L'IN, change each bit of the attenuation control signal ATC to (A11 + AI O + A9 + A8) = 0.
001 + (A7.A6.-, At, Ao) = 1000
It may be set to 0000.

こうすることにより、ディジタル信号減衰回路2で1/
2に減衰し、アナログ信号減衰回路4では減衰しないで
その1ま出力され、全体で0.5倍のアナログ信号が得
られる。
By doing this, the digital signal attenuation circuit 2
The signal is attenuated to 2, and the analog signal attenuation circuit 4 outputs that 1 without attenuation, resulting in a total of 0.5 times the analog signal.

同様に、0.25倍のアナログ信号を得たいときには、
(A11 、A1 o、Ag 、4 )= Q QQ 
l 、 (A7 、A6.〜At、Ao’1=0100
0000とすればヨイ。
Similarly, if you want to obtain a 0.25x analog signal,
(A11, A1 o, Ag, 4) = Q QQ
l, (A7, A6.~At, Ao'1=0100
If it's 0000 then yes.

次に、0.25倍〜0.0625倍のアナログ信号を得
たいときには、 (All、Alg、Ag、A4) = QQIQ(A?
*A6+〜+AI+AO) = 11111111? とすれはよい。
Next, when you want to obtain an analog signal of 0.25 times to 0.0625 times, (All, Alg, Ag, A4) = QQIQ (A?
*A6+~+AI+AO) = 11111111? That's good.

つtb、(At t 、A11) 、Ag 、A4 )
 Id固定とし、〔A7゜A6.〜.A□、A6)は、
第5図に示された従来の信号減衰装置の減衰量制御信号
A’I’ C1の値を、上位方向へ2ビツトシフトさせ
た値とすれはよい。この場合、アナログ信号減衰回路4
により1/4に減衰し、ディジタル信号減衰回路lによ
り0.99609375倍〜0.25倍に減衰する。
tb, (At t, A11), Ag, A4)
Id is fixed, [A7゜A6. ~. A□, A6) is
The value of the attenuation amount control signal A'I' C1 of the conventional signal attenuation device shown in FIG. 5 may be shifted by two bits in the upper direction. In this case, the analog signal attenuation circuit 4
The signal is attenuated to 1/4 by the digital signal attenuation circuit 1, and is attenuated by 0.99609375 times to 0.25 times by the digital signal attenuation circuit l.

減衰の範囲と減衰量制御信号人TCの値この関係を第1
表に示す。
The attenuation range and the value of the attenuation control signal TC
Shown in the table.

第1表 ゲー)G、−G、で構成され、8ビツトの減衰量制御信
号ATCを8ビツトのディジタル減衰量制御信号DAT
Cと4ビツトのアナログ減衰量制御信号AATCに変換
して出力する。
The 8-bit attenuation control signal ATC is converted into an 8-bit digital attenuation control signal DAT.
C and a 4-bit analog attenuation control signal AATC and outputs it.

シフタ41は、アナログ減衰量制御信号AA T C(
AA g 、 = 、 AA 3 )の値に応じて減衰
量制御信号ATC(Ao、〜、A7〕をシフトし、ディ
ジタル減衰量制御信号DATC(DAo、 〜、 DA
、 )として出力する。(Ao。
The shifter 41 receives an analog attenuation amount control signal AATC(
The attenuation amount control signal ATC (Ao, ~, A7] is shifted according to the value of AA g, =, AA3), and the digital attenuation amount control signal DATC (DAo, ~, DA
, ). (Ao.

= +At )と(AA 6 、− 、 AA 3 )
及びシフト動作の関係を第2表に示す。
= +At) and (AA6, -, AA3)
Table 2 shows the relationship between the shift operation and the shift operation.

第1表からもわかるように、ディジタル信号減衰回路1
の減衰は1〜α25の範囲とし、量子化歪を抑えている
As can be seen from Table 1, digital signal attenuation circuit 1
The attenuation is in the range of 1 to α25 to suppress quantization distortion.

また、アナログスイッチ81〜84は4個で済み、しか
も広い減衰範囲をカバーすることができる。
Further, only four analog switches 81 to 84 are required, and a wide attenuation range can be covered.

第4図は制御信号変換回路の他の例を示す回路面である
FIG. 4 is a circuit diagram showing another example of the control signal conversion circuit.

この制御信号変換回路1人は、インバータl亀〜16、
シフタ41.ORゲート01〜G4及びAND制御信号
変換回路lムをこのような構成とすることにより、減衰
量制御信号A ’l’ Cのビット数を低減することが
できる利点がある。
This control signal conversion circuit consists of an inverter l to 16,
Shifter 41. By configuring the OR gates 01 to G4 and the AND control signal conversion circuit LM in this manner, there is an advantage that the number of bits of the attenuation amount control signal A'l'C can be reduced.

〔発明の効果〕〔Effect of the invention〕

以上説明したように本発明は、減衰をディジタル信号及
びアナログ信号両方に対してそれぞれ行う構成とすると
とKより、アナログスイッチの数を低減することができ
るのでチップサイズを小さくすることができ、かつ量子
化歪を押えることができ、しかも十分広い範囲の減衰範
囲をカバーすることができる効果がある。
As explained above, the present invention has a structure in which attenuation is performed for both digital signals and analog signals, and the number of analog switches can be reduced, thereby reducing the chip size. This has the effect of suppressing quantization distortion and covering a sufficiently wide attenuation range.

た信号減衰装置のアナログ信号減衰回路の具体例を示す
回路図である。
FIG. 2 is a circuit diagram showing a specific example of an analog signal attenuation circuit of the signal attenuation device.

1.1人・・・制御信号変換回路s  2+2A・・・
ディジタル信号減衰回路、3.3ムy3B・・・D−A
変換器、4゜4A・・・アナログ信号減衰回路、21,
21A・・・乗算器。
1.1 person...control signal conversion circuit s 2+2A...
Digital signal attenuation circuit, 3.3mm y3B...D-A
Converter, 4°4A...analog signal attenuation circuit, 21,
21A... Multiplier.

41・・・シ7り、G、−04・・・0几ゲート、05
〜G7・・・ANDゲート、I、−I、・・・インバー
タ、R1−R4* RtIA−HrsNo“Jk抗、8
1−84 + 811〜S IN  ”’アナログスイ
ッチ。
41...C7ri, G, -04...0 Gate, 05
~G7...AND gate, I, -I,...inverter, R1-R4* RtIA-HrsNo"Jk anti, 8
1-84 + 811~S IN "'Analog switch.

代理人 弁理士  内 原   晋Agent: Patent Attorney Susumu Uchihara

【図面の簡単な説明】[Brief explanation of drawings]

第1図は本発明の一実施例を示すブロック図。 第2図は第1図に示された実施例のアナログ信号減衰回
路の具体例を示す回路図、第3図及び第4図はそれぞれ
第1図に示された実施例の制御信号変換回路の具体例を
示す回路図、第5図及び第6図はそれぞれ従来の信号減
衰装置の第1及び第2の例を示すブロック図、第7図は
第6図に示され笥 3 区 ATC ′M 2 図 M 4 凹
FIG. 1 is a block diagram showing one embodiment of the present invention. FIG. 2 is a circuit diagram showing a specific example of the analog signal attenuation circuit of the embodiment shown in FIG. 1, and FIGS. 3 and 4 are circuit diagrams of the control signal conversion circuit of the embodiment shown in FIG. 5 and 6 are block diagrams showing first and second examples of conventional signal attenuation devices, respectively, and FIG. 7 is a circuit diagram showing a specific example. 2 Figure M 4 Concave

Claims (1)

【特許請求の範囲】[Claims] 減衰量制御信号をディジタル減衰量制御信号及びアナロ
グ減衰量制御信号に変換する制御信号変換回路と、ディ
ジタル入力信号の値を前記ディジタル減衰量制御信号に
応じて低減して出力するディジタル信号減衰回路と、こ
のディジタル信号減衰回路の出力信号をアナログ信号に
変換するD−A変換器と、このD−A変換器の出力信号
を前記アナログ減衰量制御信号に応じて減衰させるアナ
ログ信号減衰回路とを有することを特徴とする信号減衰
装置。
a control signal conversion circuit that converts an attenuation amount control signal into a digital attenuation amount control signal and an analog attenuation amount control signal; and a digital signal attenuation circuit that reduces the value of a digital input signal according to the digital attenuation amount control signal and outputs it. , a D-A converter that converts the output signal of this digital signal attenuation circuit into an analog signal, and an analog signal attenuation circuit that attenuates the output signal of this D-A converter according to the analog attenuation amount control signal. A signal attenuation device characterized by:
JP10243089A 1989-04-21 1989-04-21 Signal attenuator Pending JPH02280532A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP10243089A JPH02280532A (en) 1989-04-21 1989-04-21 Signal attenuator

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10243089A JPH02280532A (en) 1989-04-21 1989-04-21 Signal attenuator

Publications (1)

Publication Number Publication Date
JPH02280532A true JPH02280532A (en) 1990-11-16

Family

ID=14327249

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10243089A Pending JPH02280532A (en) 1989-04-21 1989-04-21 Signal attenuator

Country Status (1)

Country Link
JP (1) JPH02280532A (en)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10133663A (en) * 1996-10-31 1998-05-22 Kawai Musical Instr Mfg Co Ltd Electronic musical instrument
JPH11214183A (en) * 1998-01-22 1999-08-06 Hochiki Corp Light emitting circuit
JP2002252533A (en) * 2001-02-26 2002-09-06 Sony Corp Acoustic apparatus and volume control method thereof
WO2006106672A1 (en) * 2005-03-31 2006-10-12 Pioneer Corporation Amplifying apparatus and information processing apparatus
JP2006352221A (en) * 2005-06-13 2006-12-28 Kenwood Corp Amplitude variable device and amplitude variable method

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58146114A (en) * 1982-02-25 1983-08-31 Hitachi Ltd Level control circuit
JPS6251816A (en) * 1985-08-30 1987-03-06 Sony Corp Level adjusting device for audio signal
JPS6386908A (en) * 1986-09-30 1988-04-18 Yamaha Corp Gain adjusting circuit
JPS6460105A (en) * 1987-08-31 1989-03-07 Akai Electric Device for adjusting digital sound volume

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58146114A (en) * 1982-02-25 1983-08-31 Hitachi Ltd Level control circuit
JPS6251816A (en) * 1985-08-30 1987-03-06 Sony Corp Level adjusting device for audio signal
JPS6386908A (en) * 1986-09-30 1988-04-18 Yamaha Corp Gain adjusting circuit
JPS6460105A (en) * 1987-08-31 1989-03-07 Akai Electric Device for adjusting digital sound volume

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10133663A (en) * 1996-10-31 1998-05-22 Kawai Musical Instr Mfg Co Ltd Electronic musical instrument
JPH11214183A (en) * 1998-01-22 1999-08-06 Hochiki Corp Light emitting circuit
JP2002252533A (en) * 2001-02-26 2002-09-06 Sony Corp Acoustic apparatus and volume control method thereof
WO2006106672A1 (en) * 2005-03-31 2006-10-12 Pioneer Corporation Amplifying apparatus and information processing apparatus
JP2006352221A (en) * 2005-06-13 2006-12-28 Kenwood Corp Amplitude variable device and amplitude variable method

Similar Documents

Publication Publication Date Title
US4129863A (en) Weighted capacitor analog/digital converting apparatus and method
US4628276A (en) Logarithmically linearly controlled variable gain amplifier
JPH02280532A (en) Signal attenuator
US4544912A (en) Scale switchable digital-to-analog converter
JPS6380626A (en) Digital/analog converter
JPH04357716A (en) Multi-channel d/a converter
US4580237A (en) Digital tone control arrangement
US4580131A (en) Binarily weighted D to a converter ladder with inherently reduced ladder switching noise
JP2598142B2 (en) Signal conversion device and signal conversion method
EP0135274A3 (en) Digital-to-analog converter
US5021787A (en) Digital-analog converter for conversion of law A- encoded digital signals into analog signals
US4276508A (en) Electronic attenuator apparatus
JPS58146114A (en) Level control circuit
US5148169A (en) Method and apparatus for conversion of the sampled signal of an analog input signal
JPH0595239A (en) Level control circuit
JPS61145918A (en) electronic volume circuit
JPH0566768B2 (en)
JPH08195677A (en) D / A converter
JPH0516727Y2 (en)
JP2574483B2 (en) Mixing device
JPH01303932A (en) Digital signal processor
JPS6342884B2 (en)
JPS6029048A (en) D/a converter
JP2844971B2 (en) Digital code processing system
JPH05314656A (en) Over sampling digital filter