JPH02280532A

JPH02280532A - 信号減衰装置

Info

Publication number: JPH02280532A
Application number: JP10243089A
Authority: JP
Inventors: Kazuhide Kawada; 河田　和秀
Original assignee: NEC Corp
Current assignee: NEC Corp
Priority date: 1989-04-21
Filing date: 1989-04-21
Publication date: 1990-11-16

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】〔産業上の利用分針〕本発明は信号減衰装置に関し、特にティジタル信号を任
意のレベルだけ減衰させたアナログ信号に変換する信号
減衰装置に関する。

〔従来の技術〕

従来、この種の信号減衰装置には、第５図及び第６図に
示すような構成のものがある。

前者は１乗算器２１ムを備えたディジタル信号減衰回路
２ＡＫより、ディジタル入力信号ＤＩＮと減衰量制御信
号ＡＴＣ１とを乗算してディジタル入力信号ＤＩＮを減
衰させてからＤ−Ａ変換器３ムによりアナログ信号（Ａ
ｏｔｒｔ）に変換するものであり、後者は％Ｄ−Ａ変換
器３８によシディジタル入力信号ＤＩＮをアナログ信号
に変換してから、アナログ信号減衰回路４人によシ減衰
量制御信号Ａ’ｌ’　Ｃ２に従ってＤ−Ａ変換器３．の
出力信号を減衰させる構成となっている。

アナログ信号減衰回路４Ａは、第７図に示すように、Ｄ
−大変換器３Ｂの出力信号１に直列接続された抵抗Ｒ１
１−ＲＩＮで分圧し、この分圧された信号を減衰量制御
信号ＡＴＣ２でオン・オフするアナロクスイッチＳｌｌ
””ＳＩＮにより選択して出力するようになっている。

〔発明が解決しようとする課題〕

上述した従来の信号減衰装置は、ディジタル入力信号Ｄ
ＩＮを減衰させてからアナログ信号に変換するか、ディ
ジタル入力信号ＤＩＮをアナログ信号に変換してから減
衰させる構成となっているので、前者の場合、乗算器２
１ムによシディジタル入力信号ＤＩＨのビット精度を低
下させるため、減衰量が増大すると所謂「量子化歪」が
増大するという欠点がある。

例えは、コンパクト・ディスク・プレーヤ等の１６ビツ
トの精度を有する音源等の音量調整にこの信号減衰装置
を適用すると、音量を下ければ下けるなど音質が劣化す
る。実用上適用可能な範囲は、ビット精度を２ビット程
度減少させたところまでの減衰量といわれており、この
時の減衰量は１２−〇にしかならず、音量調整としては
実用的でない。

ま九、後者の場合は、信号の減衰処理をアナログ信号に
変換してから行うため、前者のような欠点はないが、減
衰量の段階数を多くすると多くのアナログスイッチ及び
抵抗を必要とするため、これらの回路素子数が増加し、
集積回路化する場合チップサイズが大きくなるという欠
点がある。

一般に音量調整の場合、少なくとも６４段階の可変暢が
必要とされいるため、第７図に示された回路においては
、アナログスイッチ及び抵抗がそれぞれ６４個必要とな
る。また、アナログスイッチとしては一般的にトランス
ミッションゲートが使用されるが、大振幅の信号を通す
場合、トランスミッションゲートのトランジスタサイズ
を太きくしなければならず、チップサイズはますます大
きくなる。

本発明の目的は、量子化歪を増大させることなく、かつ
アナログスイッチの数を低減してチップサイズを小さく
でき、しかも十分な減衰範囲をカバーすることができる
信号減衰装置を提供することに６る。

（ＩＩＩ亀を解決するための手段〕本発明の信号減衰装置は、減衰量制御信号をディジタル
減衰量制御信号及びアナログ減衰量制御信号に変換する
制御信号変換回路と、ディジタル入力信号の値を前記デ
ィジタル減衰量制御信号に応じて低減して出力するディ
ジタル信号減衰回路と、このディジタル信号減衰回路の
出力信号をアナログ信号に変換するＤ−Ａ変換器と、こ
のＤ−Ａ変換器の出力信号を前記アナログ減衰量制御信
号に応じて減衰させるアナログ信号減衰回路とを有して
いる。

〔実施例〕

次に１本発明の実施例について図面を参照して説明する
。

第１図は本発明の一実施例を示すブロック図である。

この実施例は、１２ビツトの減衰量制御信号ＡＴＣを８
ビツトのディジタル減衰量制御信号ＤＡＴＣ及び４ビツ
トのアナログ減衰量制御信号ＡＡＴＣＫ変換する制御信
号変換回路ｌと１乗算器２１を備え、１６ビツトのディ
ジタル入力信号Ｌ’ＩＮの値をディジタル減衰量制御信
号１）Ａ’ｌ’ｅに応じて低減して出力するディジタル
信号減衰回路２と、このディジタル信号減衰回路２の出
力信号をアナログ信号に変換する１）−Ａ変換器３と、
このＬ）−Ａ変換器３の出力信号をアナログ減衰量制御
信号ＡＡＴＣに応じて減衰させるアナログ信号減衰回路
４とを有する構成となりている。

次に１この実施例の動作について説明する。

乗算器２１は、各入力端に入力されたディジタル入力信
号ＤＩＮの値とデ（ジタル減衰量制御信号ＤＡＴＣの値
この乗算処理を行う。ただし、ディジタル減衰量制御信
号ＤＡＴＣの値は常に小数点以下の数値となっている。

つまり、ディジタル減衰量制御信号１）ＡＴＣの最上位
ピッ）　１１０．５の重みを持ち、次の位のビットはα
２５．その次のビットはＱ、１２５．以下同様にして最
下位ビットは０．００３９０６２５の重みを持つ。この
ため、すべてのビットが＠１”の時の重みの合計は０．
９９６１とな９約１．０とみなせる。

Ｄ−Ａ変換−器３は、ディジタル信号減衰回路２からの
１６ビツトのディジタル信号ｒ対応するアナログ信号Ｋ
ｆ換する。

アナログ信号減衰回路４は、第２図に示すような構成と
なっており、アナログ減衰量制御信号ＡＡＴＣのそれぞ
れのビットが“ｌ”になったときに対応するアナログス
イッチ（Ｓｚ〜８４）がそれぞれ導通状態となる。

このアナログ信号減衰回路４は、アナログ減衰量制御信
号ＡＡＴＣの最上位ビットＡＡｏが１＃のときＤ−Ａ変
換器の出力信号がそのまま、ＡＡｇが”０”、　ＡＡＩ
が“１″のとき％、ＡＡ６　、　ＡＡＩが”０”、　Ａ
Ａ２が“１″のとき１／１６、ＡＡ６　＝　ＡＡ４が０
”、　ＡＡ３が１＃のとき１／６４となる。

制御信号変換回路１は、第３図に示すように、１２ビツ
トの減衰量制御信号ＡＴＣを単に、８ビツトのディジタ
ル減衰量制御信号ＤＡＴＣと４ビツトのアナログ減衰量
制御信号ＡＡＴＣとに分離するだけである。

今、ティジタル入力信号Ｌ’ＩＮの値の０．５倍のアナ
ログ信号を得たい場合には、減衰量制御信号ＡＴＣの各
ビットを、（Ａ１１　＋ＡＩ　Ｏ＋Ａ９　＋Ａ８）＝０
００１　＋（Ａ７．Ａ６．−、Ａｔ、Ａｏ）＝１０００
００００とすればよい。

こうすることにより、ディジタル信号減衰回路２で１／
２に減衰し、アナログ信号減衰回路４では減衰しないで
その１ま出力され、全体で０．５倍のアナログ信号が得
られる。

同様に、０．２５倍のアナログ信号を得たいときには、
（Ａ１１　、Ａ１　ｏ、Ａｇ　、４　）＝　Ｑ　ＱＱ　
ｌ　、　（Ａ７　、Ａ６．〜Ａｔ、Ａｏ’１＝０１００
００００とすればヨイ。

次に、０．２５倍〜０．０６２５倍のアナログ信号を得
たいときには、（Ａｌｌ、Ａｌｇ、Ａｇ、Ａ４）　＝　ＱＱＩＱ（Ａ？
＊Ａ６＋〜＋ＡＩ＋ＡＯ）　＝　１１１１１１１１？とすれはよい。

つｔｂ、（Ａｔ　ｔ　、Ａ１１）　、Ａｇ　、Ａ４　）
　Ｉｄ固定とし、〔Ａ７゜Ａ６．〜．Ａ□、Ａ６）は、
第５図に示された従来の信号減衰装置の減衰量制御信号
Ａ’Ｉ’　Ｃ１の値を、上位方向へ２ビツトシフトさせ
た値とすれはよい。この場合、アナログ信号減衰回路４
により１／４に減衰し、ディジタル信号減衰回路ｌによ
り０．９９６０９３７５倍〜０．２５倍に減衰する。

減衰の範囲と減衰量制御信号人ＴＣの値この関係を第１
表に示す。

第１表ゲー）Ｇ、−Ｇ、で構成され、８ビツトの減衰量制御信
号ＡＴＣを８ビツトのディジタル減衰量制御信号ＤＡＴ
Ｃと４ビツトのアナログ減衰量制御信号ＡＡＴＣに変換
して出力する。

シフタ４１は、アナログ減衰量制御信号ＡＡ　Ｔ　Ｃ（
ＡＡ　ｇ　、　＝　、　ＡＡ　３　）の値に応じて減衰
量制御信号ＡＴＣ（Ａｏ、〜、Ａ７〕をシフトし、ディ
ジタル減衰量制御信号ＤＡＴＣ（ＤＡｏ、　〜、　ＤＡ
、　）として出力する。（Ａｏ。

＝　＋Ａｔ　）と（ＡＡ　６　、−　、　ＡＡ　３　）
及びシフト動作の関係を第２表に示す。

第１表からもわかるように、ディジタル信号減衰回路１
の減衰は１〜α２５の範囲とし、量子化歪を抑えている
。

また、アナログスイッチ８１〜８４は４個で済み、しか
も広い減衰範囲をカバーすることができる。

第４図は制御信号変換回路の他の例を示す回路面である
。

この制御信号変換回路１人は、インバータｌ亀〜１６、
シフタ４１．ＯＲゲート０１〜Ｇ４及びＡＮＤ制御信号
変換回路ｌムをこのような構成とすることにより、減衰
量制御信号Ａ　’ｌ’　Ｃのビット数を低減することが
できる利点がある。

〔発明の効果〕

以上説明したように本発明は、減衰をディジタル信号及
びアナログ信号両方に対してそれぞれ行う構成とすると
とＫより、アナログスイッチの数を低減することができ
るのでチップサイズを小さくすることができ、かつ量子
化歪を押えることができ、しかも十分広い範囲の減衰範
囲をカバーすることができる効果がある。

た信号減衰装置のアナログ信号減衰回路の具体例を示す
回路図である。

１．１人・・・制御信号変換回路ｓ　　２＋２Ａ・・・
ディジタル信号減衰回路、３．３ムｙ３Ｂ・・・Ｄ−Ａ
変換器、４゜４Ａ・・・アナログ信号減衰回路、２１，
２１Ａ・・・乗算器。

４１・・・シ７り、Ｇ、−０４・・・０几ゲート、０５
〜Ｇ７・・・ＡＮＤゲート、Ｉ、−Ｉ、・・・インバー
タ、Ｒ１−Ｒ４＊　ＲｔＩＡ−ＨｒｓＮｏ“Ｊｋ抗、８
１−８４　＋　８１１〜Ｓ　ＩＮ　　”’アナログスイ
ッチ。

代理人　弁理士　　内　原　　　晋

【図面の簡単な説明】

第１図は本発明の一実施例を示すブロック図。第２図は第１図に示された実施例のアナログ信号減衰回
路の具体例を示す回路図、第３図及び第４図はそれぞれ
第１図に示された実施例の制御信号変換回路の具体例を
示す回路図、第５図及び第６図はそれぞれ従来の信号減
衰装置の第１及び第２の例を示すブロック図、第７図は
第６図に示され笥　３　区ＡＴＣ ′Ｍ　２　図Ｍ　４　凹

Claims

【特許請求の範囲】

減衰量制御信号をディジタル減衰量制御信号及びアナロ
グ減衰量制御信号に変換する制御信号変換回路と、ディ
ジタル入力信号の値を前記ディジタル減衰量制御信号に
応じて低減して出力するディジタル信号減衰回路と、こ
のディジタル信号減衰回路の出力信号をアナログ信号に
変換するＤ−Ａ変換器と、このＤ−Ａ変換器の出力信号
を前記アナログ減衰量制御信号に応じて減衰させるアナ
ログ信号減衰回路とを有することを特徴とする信号減衰
装置。