JPH02281794A - 多層プリント回路板 - Google Patents
多層プリント回路板Info
- Publication number
- JPH02281794A JPH02281794A JP2068518A JP6851890A JPH02281794A JP H02281794 A JPH02281794 A JP H02281794A JP 2068518 A JP2068518 A JP 2068518A JP 6851890 A JP6851890 A JP 6851890A JP H02281794 A JPH02281794 A JP H02281794A
- Authority
- JP
- Japan
- Prior art keywords
- conductor
- edge
- circuit board
- printed circuit
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2851—Testing of integrated circuits [IC]
- G01R31/2886—Features relating to contacting the IC under test, e.g. probe heads; chucks
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
- H05K1/0298—Multilayer circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
- H05K1/117—Pads along the edge of rigid circuit boards, e.g. for pluggable connectors
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/403—Edge contacts; Windows or holes in the substrate having plural connections on the walls thereof
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
- Testing Of Individual Semiconductor Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
Ａ、産業上の利用分野
本発明は、一般に多層プリント回路板に関し、より具体
的には、集積回路チップのテスト用装置で使用するのに
特に適した多層回路板に関する。
的には、集積回路チップのテスト用装置で使用するのに
特に適した多層回路板に関する。
Ｂ、従来の技術及びその課題
集積回路チップの製造後、チップが本当に欠陥なく滴定
に製造されているかどうか、あるいはチップ内に欠陥や
故障がないかどうか判定するために、チップを１つ１つ
テストする必要がある。このため、チップ入力端子のす
べてに信号を印加することが必要になる。信号は、各信
号入力ボートを介してチップ内の各種デバイスのテスト
用のあるパターンを提供するように、あらかじめプログ
ラミングまたは事前選択されている。いわゆるフリップ
・チップ型の集積回路チップの場合、入力ポートは、チ
ップ表面に配置され、ＤＩＰワイヤ・ポンド型チップ技
術の場合に一般的であるようにチップの縁部にはないの
で、いわゆるチップ「フットプリント」上の各種入力ポ
ートのすべてに信号入力を供給するテスト装置を提供し
なければならない。
に製造されているかどうか、あるいはチップ内に欠陥や
故障がないかどうか判定するために、チップを１つ１つ
テストする必要がある。このため、チップ入力端子のす
べてに信号を印加することが必要になる。信号は、各信
号入力ボートを介してチップ内の各種デバイスのテスト
用のあるパターンを提供するように、あらかじめプログ
ラミングまたは事前選択されている。いわゆるフリップ
・チップ型の集積回路チップの場合、入力ポートは、チ
ップ表面に配置され、ＤＩＰワイヤ・ポンド型チップ技
術の場合に一般的であるようにチップの縁部にはないの
で、いわゆるチップ「フットプリント」上の各種入力ポ
ートのすべてに信号入力を供給するテスト装置を提供し
なければならない。
支持部材上に装置され、何らかのタイプの外部信号発生
機構及びプログラマを介して接続された各種タイプのバ
ックリング・ビーム・プローブを利用する装置が開発さ
れている。このチップ・テスト装置では、信号の外部ソ
ースに接続されるワイヤを、回路板を介して配線し、必
要な信号を供給するように回路板をバックリング・ビー
ム・プローブと接触させることが必要である。チップ自
体は通常、動作中はいくつかの異なる信号レベルを入力
としてもつので、接地レベルの他に様々なレベルの信号
をチップのさまざまな入力ポートに供給することが必要
である。この課題は、様々な信号レベルを受は取り、次
に受は取った様々な信号レベルをチップに供給するプリ
ント回路板を提供することであり、しばしばプローブ空
間変換とも呼ばれる。その際に、各信号レベルは、所与
のチップ上の適切な入力パッドに供給される。現実には
、あるチップに５種類以上もの異なる電圧レベルが必要
になることがあり、各電圧は、それを要求する様々なパ
ッドすべてに印加しなければならず、その他のパッドに
印加してはならない。
機構及びプログラマを介して接続された各種タイプのバ
ックリング・ビーム・プローブを利用する装置が開発さ
れている。このチップ・テスト装置では、信号の外部ソ
ースに接続されるワイヤを、回路板を介して配線し、必
要な信号を供給するように回路板をバックリング・ビー
ム・プローブと接触させることが必要である。チップ自
体は通常、動作中はいくつかの異なる信号レベルを入力
としてもつので、接地レベルの他に様々なレベルの信号
をチップのさまざまな入力ポートに供給することが必要
である。この課題は、様々な信号レベルを受は取り、次
に受は取った様々な信号レベルをチップに供給するプリ
ント回路板を提供することであり、しばしばプローブ空
間変換とも呼ばれる。その際に、各信号レベルは、所与
のチップ上の適切な入力パッドに供給される。現実には
、あるチップに５種類以上もの異なる電圧レベルが必要
になることがあり、各電圧は、それを要求する様々なパ
ッドすべてに印加しなければならず、その他のパッドに
印加してはならない。
空間変換に用いられるプリント回路板で遭遇する困難の
１つは、電圧を外部信号ソースから正確に受は取り、希
望するチップ人力パッド位置に正確に印加することので
きるプリント回路板設計及び製造技術を提供することで
ある。信号を受は取り、変換することのできる回路板設
計には、多数ノ異なるタイプのものがある。代表的な回
路板などは、米国特許第２８１８２７３号、第４３１１
９７９号に開示されている。米国特許第４０２７９３５
号は、一般にバックリング・ビーム・プローブをどのよ
うに使用すればテスト信号をデイツプに供給することが
できるかを開示している。
１つは、電圧を外部信号ソースから正確に受は取り、希
望するチップ人力パッド位置に正確に印加することので
きるプリント回路板設計及び製造技術を提供することで
ある。信号を受は取り、変換することのできる回路板設
計には、多数ノ異なるタイプのものがある。代表的な回
路板などは、米国特許第２８１８２７３号、第４３１１
９７９号に開示されている。米国特許第４０２７９３５
号は、一般にバックリング・ビーム・プローブをどのよ
うに使用すればテスト信号をデイツプに供給することが
できるかを開示している。
Ｃ０課題を解決するための手段
本発明によれば、半導体デバイス・テスト装置において
特に有用な多層プリント回路板が提供される。この回路
板は、各金属面が、１対の絶縁層の間にはさまれた、絶
縁用誘電体層と金属面が交互になったスタックを含んで
いる。金属面の各々は、前記金属面のいずれかの面上に
ある絶縁体層の各々より一般に小さい構成になっており
、前記絶縁体層の少なくとも１つの縁部まで延びる領域
を特徴としている。前記金属面の各々は、絶縁体層の縁
部まで延びる前記領域をもつが、その位置は他の金属面
上の位置と異なっている。前記金属面から垂直にスタッ
クの最上段絶縁層の表面へと、前記各領域の縁部から延
びる導体手段が設けられる。
特に有用な多層プリント回路板が提供される。この回路
板は、各金属面が、１対の絶縁層の間にはさまれた、絶
縁用誘電体層と金属面が交互になったスタックを含んで
いる。金属面の各々は、前記金属面のいずれかの面上に
ある絶縁体層の各々より一般に小さい構成になっており
、前記絶縁体層の少なくとも１つの縁部まで延びる領域
を特徴としている。前記金属面の各々は、絶縁体層の縁
部まで延びる前記領域をもつが、その位置は他の金属面
上の位置と異なっている。前記金属面から垂直にスタッ
クの最上段絶縁層の表面へと、前記各領域の縁部から延
びる導体手段が設けられる。
Ｄ、実施例
第１図、第２図及び第２Ａ図には、本発明の空間変換を
利用したチップ・テスト装置１０が示されている。テス
ト装置１０の回路と構成はかなり複雑でかつ詳細に示さ
れているが、それ自体は本発明に含まれないので、きわ
めて一般的にのみ説明し、本発明の主題である空間変換
とインターフェースする部分のみを特に参照する。また
、この目的のために、図をわかりやすくするため、それ
自体は本発明に含まれない、回路の多く及びその他の設
計の細部は省略した。
利用したチップ・テスト装置１０が示されている。テス
ト装置１０の回路と構成はかなり複雑でかつ詳細に示さ
れているが、それ自体は本発明に含まれないので、きわ
めて一般的にのみ説明し、本発明の主題である空間変換
とインターフェースする部分のみを特に参照する。また
、この目的のために、図をわかりやすくするため、それ
自体は本発明に含まれない、回路の多く及びその他の設
計の細部は省略した。
チップ・テスト装置１０は、集積回路（ＩＣ）チップを
テストするために利用される。ＩＣの１つを第２図及び
第２Ａ図の１２に示した。テスト装置１０は、環状支持
リング１４を含み、リング１４は空間変換ダイ１６に取
り付けられ、ダイ１６は支持用プリント回路カード１７
の内周部に取り付けられている。空間変換ダイ１６は、
その中心部分を通って延びる電気コネクタ１８を含み、
コネクタ１８はテストされるチップ上のフットプリント
のパターンで配置されている。電気コネクタ１８は、上
側コンタクタ・ダイ１９を介してハウジング・アセンブ
リ２０とインターフェースし、ハウジング・アセンブリ
２０はネジにより空間変換ダイ１６に取り付けられてい
る。ハウジング・アセンブリ２０は、支持フレーム２２
を有し、支持フレームはバックリング・ビームの下側ダ
イ２４を支持する。バックリング・ビームの下側ダイ２
４は、バックリング・ビーム２６に取り付けられ、バッ
クリング・ビーム２６は、ＩＣチップ１２の各種入力接
続点と接触するように位置決めされ配置されている。
テストするために利用される。ＩＣの１つを第２図及び
第２Ａ図の１２に示した。テスト装置１０は、環状支持
リング１４を含み、リング１４は空間変換ダイ１６に取
り付けられ、ダイ１６は支持用プリント回路カード１７
の内周部に取り付けられている。空間変換ダイ１６は、
その中心部分を通って延びる電気コネクタ１８を含み、
コネクタ１８はテストされるチップ上のフットプリント
のパターンで配置されている。電気コネクタ１８は、上
側コンタクタ・ダイ１９を介してハウジング・アセンブ
リ２０とインターフェースし、ハウジング・アセンブリ
２０はネジにより空間変換ダイ１６に取り付けられてい
る。ハウジング・アセンブリ２０は、支持フレーム２２
を有し、支持フレームはバックリング・ビームの下側ダ
イ２４を支持する。バックリング・ビームの下側ダイ２
４は、バックリング・ビーム２６に取り付けられ、バッ
クリング・ビーム２６は、ＩＣチップ１２の各種入力接
続点と接触するように位置決めされ配置されている。
信号は、多層プリント回路板アセンブリ２８から電気コ
ネクタ１８を介してバックリング・ビーム下側ダイ２４
に供給される。多層プリント回路板アセンブリ２８は、
ネジ２９により空間変換ダイ１６に取り付けられている
。第３図ないし第５図を見るとよくわかるように、アセ
ンブリ２８は、一般的に環状の多層プリント回路板３０
を含み、内周面３１、外周面３２、絶縁体３３、及び接
地プレート３４１を有し、それらすべてが重ねてスタッ
クされている。絶縁体３３は、接地プレート３４から多
層回路板３０を絶縁する働きをしている。
ネクタ１８を介してバックリング・ビーム下側ダイ２４
に供給される。多層プリント回路板アセンブリ２８は、
ネジ２９により空間変換ダイ１６に取り付けられている
。第３図ないし第５図を見るとよくわかるように、アセ
ンブリ２８は、一般的に環状の多層プリント回路板３０
を含み、内周面３１、外周面３２、絶縁体３３、及び接
地プレート３４１を有し、それらすべてが重ねてスタッ
クされている。絶縁体３３は、接地プレート３４から多
層回路板３０を絶縁する働きをしている。
多層回路板３０は、重ねて配置された誘電体ディスク３
６の多数の層から構成される。各誘電体ディスク３６の
構造を、第４図に展開図で示す。この実施例における多
層プリント回路板３０は、重ねた６層の誘電体ディスク
３６からなり、各層は、これから説明するように、その
上にめっきされた導体の独特の形のパターンをもってい
る。ただし、各ディスク３６は同一であり、各ディスク
層にめっきされた導体のパターンのみが異なる。
６の多数の層から構成される。各誘電体ディスク３６の
構造を、第４図に展開図で示す。この実施例における多
層プリント回路板３０は、重ねた６層の誘電体ディスク
３６からなり、各層は、これから説明するように、その
上にめっきされた導体の独特の形のパターンをもってい
る。ただし、各ディスク３６は同一であり、各ディスク
層にめっきされた導体のパターンのみが異なる。
各層にめっきされたパターンについては、多少詳しく説
明する。というのは、このめっきとそれによって構成さ
れる電気的接続が、本発明を構成するからである。
明する。というのは、このめっきとそれによって構成さ
れる電気的接続が、本発明を構成するからである。
各ディスク３６は、外周上に等間隔に配置された５つの
タブ３８ａ〜３８ｅを有する。層１上では、４２ａに示
すように、導電性めっき４０が、ディスクの中心及びタ
ブ３８ａ上に全体的に付着され、導体の平面を定義する
タブ３８ａの縁部にまで延びている。層１のタブ３８ｂ
１３８ｃ１３８ｄ１または３８ｅ上にはめっきはない。
タブ３８ａ〜３８ｅを有する。層１上では、４２ａに示
すように、導電性めっき４０が、ディスクの中心及びタ
ブ３８ａ上に全体的に付着され、導体の平面を定義する
タブ３８ａの縁部にまで延びている。層１のタブ３８ｂ
１３８ｃ１３８ｄ１または３８ｅ上にはめっきはない。
また、層１上の導電性めっき４０は、内周面３１から離
れ、離れた２つの位置すなわち出張り４４ａ及び４４ａ
１を除いては内周面にまで延びていない。
れ、離れた２つの位置すなわち出張り４４ａ及び４４ａ
１を除いては内周面にまで延びていない。
このようにして、層１にめっきした導体金属４０は、タ
ブ３８ａ上のめっき４２ａを除いてすべての点で外周面
３２から離れ、また内周面にまで延びる出張り４４ａ及
び４４ａ°を除いて、すべての点で内周面３１から離れ
た、連続的な経路をつくる。
ブ３８ａ上のめっき４２ａを除いてすべての点で外周面
３２から離れ、また内周面にまで延びる出張り４４ａ及
び４４ａ°を除いて、すべての点で内周面３１から離れ
た、連続的な経路をつくる。
層２では、導体金属４０が、同様にディスク３６にめっ
きされているが、タブ３８ｂ上の外周部にまで延びる部
分４２ｂをもつ。同様に、１対の内部出張り４４ｂ及び
４４ｂ１がある。これらの出張り４４ｂ及び４４ｂ°は
、誘電体第１層上の出張り４４ａ及び４４ａ°の位置か
ら円周上で離れている。
きされているが、タブ３８ｂ上の外周部にまで延びる部
分４２ｂをもつ。同様に、１対の内部出張り４４ｂ及び
４４ｂ１がある。これらの出張り４４ｂ及び４４ｂ°は
、誘電体第１層上の出張り４４ａ及び４４ａ°の位置か
ら円周上で離れている。
層３ないし層５のそれぞれにも、同様に導体のめっき４
０があるが、タブ３８ｃ上では４２ｃ１タブ３８ｄ上で
は４２ｄ１タブ３８ｅ上では４２ｅにめっきされ、出張
り４４ｃ及び４４ｃ１ないし４４ｅ及び４４ｅ°は互い
に等間隔で離れている。したがって、層１ないし５をタ
ブ３８ａ１３８ｂｓ ３８ｃ１３８ｄ１３８ｅが互いに
整列するように互いに重ねてスタックすると、誘電体の
各層４０は、１つのタブの縁部にまで延びる導体層をも
ち、各タブは、それぞれ他のタブと異なる。
０があるが、タブ３８ｃ上では４２ｃ１タブ３８ｄ上で
は４２ｄ１タブ３８ｅ上では４２ｅにめっきされ、出張
り４４ｃ及び４４ｃ１ないし４４ｅ及び４４ｅ°は互い
に等間隔で離れている。したがって、層１ないし５をタ
ブ３８ａ１３８ｂｓ ３８ｃ１３８ｄ１３８ｅが互いに
整列するように互いに重ねてスタックすると、誘電体の
各層４０は、１つのタブの縁部にまで延びる導体層をも
ち、各タブは、それぞれ他のタブと異なる。
また、誘電体の各層４０は、２つの内部出張り４４ａ及
び４４ａ＠ないし４４ｅ及び４４ｅ１を有し、これらの
各内部出張り対は、他の各層の縁部にまで延びる他の内
部出張り対とは円周上で互いに等間隔に配置される。
び４４ａ＠ないし４４ｅ及び４４ｅ１を有し、これらの
各内部出張り対は、他の各層の縁部にまで延びる他の内
部出張り対とは円周上で互いに等間隔に配置される。
最上層である層６は、層上ないし５とは異なる構成のめ
っきを有する。層６は、それぞれタブ３８ａないし３８
ｅ上に互いに電気的に絶縁された分離した導体パッド４
８ａないし４８ｅを有する。
っきを有する。層６は、それぞれタブ３８ａないし３８
ｅ上に互いに電気的に絶縁された分離した導体パッド４
８ａないし４８ｅを有する。
また、層６の上面には、一連の分離した金属パッド４７
ａ及び４７ａ“ないし４７ｅ及び４７ｅ１があり、これ
らのパッド対はそれぞれ、層１ないし５の出張り４４ａ
及び４４ａ°ないし４４ｅ及び４４ｅ”と整列している
。パッド４７ａ及び４７ａ”ないし４７ｅ及び４７ｅ’
は、層６の表面上に離散して付着されており、互いに電
気的に絶縁され、ディスクの内周面３１へと延びている
。
ａ及び４７ａ“ないし４７ｅ及び４７ｅ１があり、これ
らのパッド対はそれぞれ、層１ないし５の出張り４４ａ
及び４４ａ°ないし４４ｅ及び４４ｅ”と整列している
。パッド４７ａ及び４７ａ”ないし４７ｅ及び４７ｅ’
は、層６の表面上に離散して付着されており、互いに電
気的に絶縁され、ディスクの内周面３１へと延びている
。
導体層をめっきした６枚の誘電体ディスク３６は、位置
どり穴４９によって互いに正確に位置合せして方向を決
め、重ねてスタックにして形成されている。これは第３
図及び第５図に示した構成である。この構成では、外側
ランド５０ａないし５０ｅは、誘電体リングのタブ３８
ａないし３８ｅの外面上にめっきされている。ランド５
０ａないし５０ｅは、それぞれ、層６の誘電体リング３
６の上面の周囲にある導体４Ｅ３ａないし４６ｅと電気
的に接触する。同様に、内側ランド５２ａ及び５２ａ”
ないし５２ｅ及び５２ｅ°は、内周面の内部バット４７
ａ及び４７ａ°ないし４７ｅ及び４７ｅ”に対応する位
置にめっきされている。
どり穴４９によって互いに正確に位置合せして方向を決
め、重ねてスタックにして形成されている。これは第３
図及び第５図に示した構成である。この構成では、外側
ランド５０ａないし５０ｅは、誘電体リングのタブ３８
ａないし３８ｅの外面上にめっきされている。ランド５
０ａないし５０ｅは、それぞれ、層６の誘電体リング３
６の上面の周囲にある導体４Ｅ３ａないし４６ｅと電気
的に接触する。同様に、内側ランド５２ａ及び５２ａ”
ないし５２ｅ及び５２ｅ°は、内周面の内部バット４７
ａ及び４７ａ°ないし４７ｅ及び４７ｅ”に対応する位
置にめっきされている。
したがって、第３図及び第６図に示したこの構成では、
ランド５０ａは、各層上のタブ３８ａのすべてと接触し
ているが、このランド５０ａが接触する唯一つの導体４
０は、第１層のタブ３８ａの外表面へと延びるものであ
り、層２．３．４または５上の他のどの導体とも接触し
ない。同様に、タブ３８ｂの外表面上のランド５０ｂは
、層２のタブ３８ｂ上の導体とのみ電気的に接触し、層
３．４．５に関しても同様である。
ランド５０ａは、各層上のタブ３８ａのすべてと接触し
ているが、このランド５０ａが接触する唯一つの導体４
０は、第１層のタブ３８ａの外表面へと延びるものであ
り、層２．３．４または５上の他のどの導体とも接触し
ない。同様に、タブ３８ｂの外表面上のランド５０ｂは
、層２のタブ３８ｂ上の導体とのみ電気的に接触し、層
３．４．５に関しても同様である。
同様に、内側ランド５２ａはスタックの内周面の全長に
わたって延びているが、層１上の出張り４４ａのみと接
触し、ランド５２ａ１は層１上の出張り４４ａ°のみと
接触し、どちらも他の層上の他のどの導体４０とも電気
的に接触していない。
わたって延びているが、層１上の出張り４４ａのみと接
触し、ランド５２ａ１は層１上の出張り４４ａ°のみと
接触し、どちらも他の層上の他のどの導体４０とも電気
的に接触していない。
ランド５２ｂ及び５２ｂ１ないしランド５２ｅ及び５２
ｅ’に関しても同様である。
ｅ’に関しても同様である。
したがって、この構成では、バット４８ａに印加された
電圧は、ランド５０ａ１層１上のめっき材４２ｅ１層１
上の層４４ａと４４ａ°、ランド５２ａと５２ａ１を介
して、パッド４７ａと４７ａ°のみに伝えられる。パッ
ド４８ｂに印加された電圧は、パッド４７ｂ及び４７ｂ
１のみに伝えられ、以下同様である。パッド４７ａ及び
４７ａ１ないし４７ｅ及び４７ｅ１からの電圧は、次に
、回路（図示せず）を経て様々なバックリング・ビーム
２θに伝えることができる。このようにして、多層プリ
ント回路板内の各層上の導体面間で、スタック式構成体
を貫くバイアまたは開口部を設けずに、非常に好都合な
相互接続を設けることができ、すべての接続はスタック
の外部で行なわれる。
電圧は、ランド５０ａ１層１上のめっき材４２ｅ１層１
上の層４４ａと４４ａ°、ランド５２ａと５２ａ１を介
して、パッド４７ａと４７ａ°のみに伝えられる。パッ
ド４８ｂに印加された電圧は、パッド４７ｂ及び４７ｂ
１のみに伝えられ、以下同様である。パッド４７ａ及び
４７ａ１ないし４７ｅ及び４７ｅ１からの電圧は、次に
、回路（図示せず）を経て様々なバックリング・ビーム
２θに伝えることができる。このようにして、多層プリ
ント回路板内の各層上の導体面間で、スタック式構成体
を貫くバイアまたは開口部を設けずに、非常に好都合な
相互接続を設けることができ、すべての接続はスタック
の外部で行なわれる。
こうすると、層間にバイアまたはドリルされた相互接続
を設けるによって生ずる多くの電気的問題がなくなり、
パッド４８ａないし４θｅに印加された電圧を、バット
４７ａ及び４７ａ’における出力接続に変換するきわめ
て好都合な方法をもたらす。この電圧は次にチップに供
給される。絶縁体３３及び接地プレート３４は、それぞ
れスタック中の穴４９と位置合せされる穴（番号なし）
を有する。パッド４θａないし４８ｅへの外部接続なら
びに他の接続は、第２図及び第２Ａ図に概略的ニ示され
ている。コネクタ５３は信号接続用、コネクタ５３ａは
電圧接続用、コネクタ５３ｂは接地接続用である。
を設けるによって生ずる多くの電気的問題がなくなり、
パッド４８ａないし４θｅに印加された電圧を、バット
４７ａ及び４７ａ’における出力接続に変換するきわめ
て好都合な方法をもたらす。この電圧は次にチップに供
給される。絶縁体３３及び接地プレート３４は、それぞ
れスタック中の穴４９と位置合せされる穴（番号なし）
を有する。パッド４θａないし４８ｅへの外部接続なら
びに他の接続は、第２図及び第２Ａ図に概略的ニ示され
ている。コネクタ５３は信号接続用、コネクタ５３ａは
電圧接続用、コネクタ５３ｂは接地接続用である。
プリント回路板アセンブリを実際に作成する際に、その
構造を形成するための好ましい技法は次の通りである。
構造を形成するための好ましい技法は次の通りである。
図の構成の円形の外周面３２、内周面３１を有する各層
のディスク３６を形成する。
のディスク３６を形成する。
必要なめっきを行ない、ディスクをスタックして構造２
８を形成する。その後、内周面３１と外周面３２を、ラ
ンド５０ａないし５０ｅ１５２ａないし５２ｅ１及び５
２ａ１ないし５２ｅ ’を形成する導体でめっきする。
８を形成する。その後、内周面３１と外周面３２を、ラ
ンド５０ａないし５０ｅ１５２ａないし５２ｅ１及び５
２ａ１ないし５２ｅ ’を形成する導体でめっきする。
続いて、これらのランドの完全な分離を確かなものにす
るために、外周面をミリングして、隣り合うランド５０
ａないし５０ｅの相互間に溝５８を設ける。同様に、内
周面をミリングして、隣り合うランド５２ａないし５２
ｅ及び５２ａ°ないし５２ｅ９の相互間に溝５８を設け
る。これによって、めっきがこれらの領域を溝たしてい
るかどうかに関係なくランドの電気的分離が確実になる
。
るために、外周面をミリングして、隣り合うランド５０
ａないし５０ｅの相互間に溝５８を設ける。同様に、内
周面をミリングして、隣り合うランド５２ａないし５２
ｅ及び５２ａ°ないし５２ｅ９の相互間に溝５８を設け
る。これによって、めっきがこれらの領域を溝たしてい
るかどうかに関係なくランドの電気的分離が確実になる
。
この構成を完成するため、上記の多層プリント回路板ア
センブリ２８は、絶縁体３３、及びチップの必要な接地
を行なう接地プレート３４を含む。
センブリ２８は、絶縁体３３、及びチップの必要な接地
を行なう接地プレート３４を含む。
多層プリント回路板３０と接地プレート３４の間の容量
減結合を行なうために、一連のコンデンサ８０ａｔ ８
０ｂ１８０ｃ１８０ｄ１８０ｅを、それぞれパッド４６
ａないし４８ｅの間にはさむ。
減結合を行なうために、一連のコンデンサ８０ａｔ ８
０ｂ１８０ｃ１８０ｄ１８０ｅを、それぞれパッド４６
ａないし４８ｅの間にはさむ。
接地プレート３４は、第１図に示しである。必要があれ
ば、パッド４７ａ及び４７ａ′ないし４７ｅ及び４７・
ｅｏと接地プレートの間に追加のコンデンサを使用する
ことができる。コンデンサ６０の１つと接地用プレート
３４の接続を第８図に示す。
ば、パッド４７ａ及び４７ａ′ないし４７ｅ及び４７・
ｅｏと接地プレートの間に追加のコンデンサを使用する
ことができる。コンデンサ６０の１つと接地用プレート
３４の接続を第８図に示す。
本発明の１つの実施例を図示して説明したが、上記の特
許請求の範囲で定義した本発明の範囲から逸脱すること
なく、多くの適合化及び変更を行なうことができる。
許請求の範囲で定義した本発明の範囲から逸脱すること
なく、多くの適合化及び変更を行なうことができる。
Ｅ０発明の効果
本発明により、半導体デバイス・テスト装置において特
に有用な多層プリント回路板が提供される。
に有用な多層プリント回路板が提供される。
第１図は、本発明によるプローブ空間変換としてのプリ
ント回路板を組み込んだテスト装置の平面図である。 第２図は、はぼ第１図の線２−２で指定される面に沿っ
て切断した断面図である。 第２Ａ図は、第２図に示した装置の展開図である。 第３図は、第１図及び第２図の装置内で利用される空間
変換ユニットの展開図である。 第４図は、変換ユニット内で利用されるプリント回路板
の各層の展開図である。 第５図は、はぼ第３図の線５−５で指定される面に沿っ
て切断した断面図である。 第８図は、接地プレートと回路板との間のコンデンサ接
続を示す詳細説明図である。 １０・・・・チップ・テスト装置、１２・・・・集積回
路（ＩＣ）チップ、１４・・・・環状支持リング、１８
・・・・空間変換ダイ、１７・・・・支持用プリント、
回路板、１８・・・・電気コネクタ、２０・・・・ハウ
ジング・アセンブリ、２２・・・・支持フレーム、２４
・・・・下側ダイ、２６・・・・バックリング・ビーム
、２８・・・・多層プリント回路板アセンブリ、３０・
・・・多層プリント回路板、３１・・・・内周面、３２
・・・・外周面、３３・・・・絶縁体、３４・・・・接
地プレート、３６・・・・誘電体ディスク、３８・・・
・タブ、４０・・・・誘電体層、４２・・・・導電性め
っき、４４・・・・出張り、４７・・・・金属パッド、
５０・・・・外側ランド、５２・・・・内側ランド。 出願人 インターナシロナル・ビジネス・マシーンズ
祷コーポレーシｌン 代理人 弁理士 頓 宮 孝 （外１名）
ント回路板を組み込んだテスト装置の平面図である。 第２図は、はぼ第１図の線２−２で指定される面に沿っ
て切断した断面図である。 第２Ａ図は、第２図に示した装置の展開図である。 第３図は、第１図及び第２図の装置内で利用される空間
変換ユニットの展開図である。 第４図は、変換ユニット内で利用されるプリント回路板
の各層の展開図である。 第５図は、はぼ第３図の線５−５で指定される面に沿っ
て切断した断面図である。 第８図は、接地プレートと回路板との間のコンデンサ接
続を示す詳細説明図である。 １０・・・・チップ・テスト装置、１２・・・・集積回
路（ＩＣ）チップ、１４・・・・環状支持リング、１８
・・・・空間変換ダイ、１７・・・・支持用プリント、
回路板、１８・・・・電気コネクタ、２０・・・・ハウ
ジング・アセンブリ、２２・・・・支持フレーム、２４
・・・・下側ダイ、２６・・・・バックリング・ビーム
、２８・・・・多層プリント回路板アセンブリ、３０・
・・・多層プリント回路板、３１・・・・内周面、３２
・・・・外周面、３３・・・・絶縁体、３４・・・・接
地プレート、３６・・・・誘電体ディスク、３８・・・
・タブ、４０・・・・誘電体層、４２・・・・導電性め
っき、４４・・・・出張り、４７・・・・金属パッド、
５０・・・・外側ランド、５２・・・・内側ランド。 出願人 インターナシロナル・ビジネス・マシーンズ
祷コーポレーシｌン 代理人 弁理士 頓 宮 孝 （外１名）
Claims (3)
- （１）誘電体部材のスタックと、 各誘電体部材の少なくとも片面上にその縁部から大きく
離れて形成された導電手段を含み、各部材上の導電手段
の少なくとも１部分がその縁部にまで延び、 前記誘電体部材の少なくとも２つ上の前記導電手段の前
記縁部にまで延びる前記部分は、その縁部に沿って互い
に等間隔で離れた位置にあり、導体のあるスタックの各
縁部に１つずつ、縁部に配置された複数の導電ランドを
含み、 各ランドへの電気的接続が、所与のランドの位置にある
縁部にまで延びる導電体のみに電気的連続性をもたらす
多層プリント回路板。 - （２）外部信号がテストのためにチップに供給される、
半導体チップのテスト用の多層プリント回路板であって
、 環状で内周縁及び外周縁をもつ誘電体部材のスタックを
含み、 前記各誘電体部材が、その片面上に一般的に両周縁部か
ら等間隔で離れた導体部材をもち、前記各導体部材は、
所与の位置で外周縁にまで延びる第１部分と、所与の位
置で内周縁にまで延びる第２部分をもち、 前記誘電体部材の少なくとも２つの内周縁及び外周縁に
おける導体の位置が、両周縁部に沿って互いに等間隔で
離れており、 外周縁に沿って配置された導体の第１部分のある各位置
に１つずつ、第１の複数の導体ランドを含み、 内周縁に沿って配置された導体の第２部分のある各位置
に１つずつ、第２の複数の導体ランドを含み、 ランドに印加された信号が、関連する周縁部にある導体
部分のみの関連する周縁部に伝えられる多層プリント回
路板。 - （３）半導体デバイス・テスト用多層プリント回路板で
あって、 絶縁層と金属面とが交互になり、各金属面が１対の前記
絶縁層間にはさまれたスタックを含み、前記各金属面は
、前記金属面の片面上の前記各絶縁層より一般に小さな
構成であり、前記絶縁層の少なくとも１つの縁部にまで
延びる領域を特徴とし、 前記金属面から垂直に前記スタック中の最上段絶縁層の
表面へと前記各領域の縁部から延びる導体手段を含む、 多層プリント回路板。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US07/330,293 US4928061A (en) | 1989-03-29 | 1989-03-29 | Multi-layer printed circuit board |
| US330293 | 1989-03-29 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02281794A true JPH02281794A (ja) | 1990-11-19 |
| JPH0724336B2 JPH0724336B2 (ja) | 1995-03-15 |
Family
ID=23289119
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2068518A Expired - Lifetime JPH0724336B2 (ja) | 1989-03-29 | 1990-03-20 | 多層プリント回路板 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US4928061A (ja) |
| EP (1) | EP0389865B1 (ja) |
| JP (1) | JPH0724336B2 (ja) |
| DE (1) | DE69020204T2 (ja) |
Families Citing this family (21)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5101149A (en) * | 1989-07-18 | 1992-03-31 | National Semiconductor Corporation | Modifiable IC board |
| US5148103A (en) * | 1990-10-31 | 1992-09-15 | Hughes Aircraft Company | Apparatus for testing integrated circuits |
| US5144228A (en) * | 1991-04-23 | 1992-09-01 | International Business Machines Corporation | Probe interface assembly |
| US5216361A (en) * | 1991-07-10 | 1993-06-01 | Schlumberger Technologies, Inc. | Modular board test system having wireless receiver |
| US5323105A (en) * | 1991-08-08 | 1994-06-21 | International Business Machines Corporation | Test template for monitoring the pins of a multi-pin chip cirucit package |
| US5307012A (en) * | 1991-12-03 | 1994-04-26 | Intel Corporation | Test substation for testing semi-conductor packages |
| JP3338527B2 (ja) * | 1992-10-07 | 2002-10-28 | 富士通株式会社 | 高密度積層形のコネクタ、及び、コネクタの設計方法 |
| US5489852A (en) * | 1992-11-06 | 1996-02-06 | Advanced Micro Devices, Inc. | System for interfacing wafer sort prober apparatus and packaged IC handler apparatus to a common test computer |
| US5381306A (en) * | 1993-08-20 | 1995-01-10 | Convex Computer Corporation | Method and apparatus for delivering power using a multiplane power via matrix |
| US20030199179A1 (en) * | 1993-11-16 | 2003-10-23 | Formfactor, Inc. | Contact tip structure for microelectronic interconnection elements and method of making same |
| US7073254B2 (en) | 1993-11-16 | 2006-07-11 | Formfactor, Inc. | Method for mounting a plurality of spring contact elements |
| US20020053734A1 (en) | 1993-11-16 | 2002-05-09 | Formfactor, Inc. | Probe card assembly and kit, and methods of making same |
| EP0707214A3 (en) * | 1994-10-14 | 1997-04-16 | Hughes Aircraft Co | Multiport membrane probe to test complete semiconductor plates |
| US5642054A (en) * | 1995-08-08 | 1997-06-24 | Hughes Aircraft Company | Active circuit multi-port membrane probe for full wafer testing |
| US5705932A (en) * | 1995-10-10 | 1998-01-06 | Xilinx, Inc. | System for expanding space provided by test computer to test multiple integrated circuits simultaneously |
| US6118286A (en) | 1995-10-10 | 2000-09-12 | Xilinx, Inc. | Semiconductor device tester-to-handler Interface board with large test area |
| US5945837A (en) * | 1995-10-10 | 1999-08-31 | Xilinx, Inc. | Interface structure for an integrated circuit device tester |
| US8033838B2 (en) | 1996-02-21 | 2011-10-11 | Formfactor, Inc. | Microelectronic contact structure |
| US6085962A (en) * | 1997-09-08 | 2000-07-11 | Micron Technology, Inc. | Wire bond monitoring system for layered packages |
| US7102367B2 (en) * | 2002-07-23 | 2006-09-05 | Fujitsu Limited | Probe card and testing method of semiconductor chip, capacitor and manufacturing method thereof |
| DE102018132098A1 (de) * | 2018-12-13 | 2020-06-18 | Thyssenkrupp Ag | Elektronische Leiterplatte |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57159051A (en) * | 1981-03-27 | 1982-10-01 | Hitachi Ltd | Semiconductor device |
| JPS5851436U (ja) * | 1981-10-01 | 1983-04-07 | 日本電気株式会社 | 可変容量形積層セラミツクコンデンサ |
| JPS58133952U (ja) * | 1982-03-03 | 1983-09-09 | ミツミ電機株式会社 | 基板構造 |
| JPS6181131U (ja) * | 1984-11-02 | 1986-05-29 | ||
| JPS6331520U (ja) * | 1986-08-15 | 1988-03-01 | ||
| JPS63108266A (ja) * | 1986-10-27 | 1988-05-13 | Tokyo Electron Ltd | プローブ装置 |
| JPS63193877U (ja) * | 1987-06-02 | 1988-12-14 |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US2816273A (en) * | 1952-08-01 | 1957-12-10 | Sprague Electric Co | Artificial transmission line |
| US4183074A (en) * | 1977-04-16 | 1980-01-08 | Wallace Clarence L | Manufacture of multi-layered electrical assemblies |
| DE2830757C2 (de) * | 1978-07-13 | 1987-01-22 | MWB Messwandler-Bau AG, 8600 Bamberg | Transformatorwicklung und Verfahren zu ihrer Herstellung |
| US4288841A (en) * | 1979-09-20 | 1981-09-08 | Bell Telephone Laboratories, Incorporated | Double cavity semiconductor chip carrier |
| US4543715A (en) * | 1983-02-28 | 1985-10-01 | Allied Corporation | Method of forming vertical traces on printed circuit board |
| US4628411A (en) * | 1984-03-12 | 1986-12-09 | International Business Machines Corporation | Apparatus for directly powering a multi-chip module from a power distribution bus |
| JPH023631Y2 (ja) * | 1984-12-28 | 1990-01-29 | ||
| US4628406A (en) * | 1985-05-20 | 1986-12-09 | Tektronix, Inc. | Method of packaging integrated circuit chips, and integrated circuit package |
| US4734825A (en) * | 1986-09-05 | 1988-03-29 | Motorola Inc. | Integrated circuit stackable package |
-
1989
- 1989-03-29 US US07/330,293 patent/US4928061A/en not_active Expired - Fee Related
-
1990
- 1990-03-14 DE DE69020204T patent/DE69020204T2/de not_active Expired - Fee Related
- 1990-03-14 EP EP90104768A patent/EP0389865B1/en not_active Expired - Lifetime
- 1990-03-20 JP JP2068518A patent/JPH0724336B2/ja not_active Expired - Lifetime
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57159051A (en) * | 1981-03-27 | 1982-10-01 | Hitachi Ltd | Semiconductor device |
| JPS5851436U (ja) * | 1981-10-01 | 1983-04-07 | 日本電気株式会社 | 可変容量形積層セラミツクコンデンサ |
| JPS58133952U (ja) * | 1982-03-03 | 1983-09-09 | ミツミ電機株式会社 | 基板構造 |
| JPS6181131U (ja) * | 1984-11-02 | 1986-05-29 | ||
| JPS6331520U (ja) * | 1986-08-15 | 1988-03-01 | ||
| JPS63108266A (ja) * | 1986-10-27 | 1988-05-13 | Tokyo Electron Ltd | プローブ装置 |
| JPS63193877U (ja) * | 1987-06-02 | 1988-12-14 |
Also Published As
| Publication number | Publication date |
|---|---|
| EP0389865B1 (en) | 1995-06-21 |
| EP0389865A2 (en) | 1990-10-03 |
| EP0389865A3 (en) | 1992-01-22 |
| JPH0724336B2 (ja) | 1995-03-15 |
| DE69020204T2 (de) | 1996-02-15 |
| US4928061A (en) | 1990-05-22 |
| DE69020204D1 (de) | 1995-07-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH02281794A (ja) | 多層プリント回路板 | |
| US6839964B2 (en) | Method for manufacturing a multi-layer printed circuit board | |
| US4249302A (en) | Multilayer printed circuit board | |
| JPS6138191Y2 (ja) | ||
| EP1906189B1 (en) | Method of manufacturing a probe card | |
| US7714590B2 (en) | Method for testing component built in circuit board | |
| US7875810B2 (en) | Electronic component-inspection wiring board and method of manufacturing the same | |
| CN101256202B (zh) | 电子器件检查布线板及其制造方法 | |
| US20060006892A1 (en) | Flexible test head internal interface | |
| US7724008B2 (en) | Methods and apparatus for planar extension of electrical conductors beyond the edges of a substrate | |
| WO1999041812A1 (fr) | Support de circuit integre | |
| JPH0236285Y2 (ja) | ||
| TWM472195U (zh) | 半導體晶片的測試裝置 | |
| TWI430411B (zh) | 堆式防護結構 | |
| JPH08136582A (ja) | 高周波用のプリント基板及びこれを用いたプローブカード | |
| JP2023507916A (ja) | 自動テスト機器用のプローブカード内の移設されたビア配置 | |
| US5798638A (en) | Apparatus for testing of printed circuit boards | |
| CN206821064U (zh) | 一种耐电压测试的结构及电路板 | |
| JP2001349925A (ja) | 半導体集積回路の検査装置および検査方法 | |
| US4076357A (en) | Laminated programmable microstrip interconnector | |
| JP6763447B2 (ja) | 薄膜キャパシタ及び薄膜キャパシタが埋め込まれた多層回路基板 | |
| JP4131137B2 (ja) | インターポーザ基板の導通検査方法 | |
| JPH01216591A (ja) | プリント基板 | |
| JP3436183B2 (ja) | 半導体検査装置およびそれを用いた検査方法 | |
| JP2505822Y2 (ja) | 回路検査装置 |