JPH02281817A - 直並列双方向通信回路 - Google Patents
直並列双方向通信回路Info
- Publication number
- JPH02281817A JPH02281817A JP10163189A JP10163189A JPH02281817A JP H02281817 A JPH02281817 A JP H02281817A JP 10163189 A JP10163189 A JP 10163189A JP 10163189 A JP10163189 A JP 10163189A JP H02281817 A JPH02281817 A JP H02281817A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- circuit
- parallel
- serial
- switching
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Bidirectional Digital Transmission (AREA)
- Communication Control (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は直列入出力をインターフェースとする回路と、
並列入出力をインターフェースとする回路との半２重通
信を可能とする、直並列双方同通信回路に関するもので
ある。
並列入出力をインターフェースとする回路との半２重通
信を可能とする、直並列双方同通信回路に関するもので
ある。
従来の回路は、特開昭６２−２５５９５１号公報に記載
のように、直列入力を並列出力に変換する機能及び並列
入力を直列出力に変換する機能は備えているが、双方向
通信に適応するように直並列信号入出力部にトライステ
ートバッファを備え、さらに直並列変換、並直列変換の
機能と、直列入力直列出力、並列入力並列出力の機能を
備えたものは存在しなかりた。
のように、直列入力を並列出力に変換する機能及び並列
入力を直列出力に変換する機能は備えているが、双方向
通信に適応するように直並列信号入出力部にトライステ
ートバッファを備え、さらに直並列変換、並直列変換の
機能と、直列入力直列出力、並列入力並列出力の機能を
備えたものは存在しなかりた。
上記従来技術は、半二重通信及び、直列／並列データを
入出力とする全ての組合せで変換を行なう点について配
慮がされておらず、ハード量の増加および品種の増加と
いう問題があった。
入出力とする全ての組合せで変換を行なう点について配
慮がされておらず、ハード量の増加および品種の増加と
いう問題があった。
本発明の目的は、直列／並列データを入出力とするイン
ターフェースにおいて半二重通信を実現することＫある
。
ターフェースにおいて半二重通信を実現することＫある
。
本発明の他の目的は、直列／並列全ての組合せの変換を
１つの回路で実現するととくよシ、ＩＣの品種の削減を
することにある。
１つの回路で実現するととくよシ、ＩＣの品種の削減を
することにある。
本発明は、前述の様な問題点を解決するため、シフトレ
ジスタと、該シフトレジスタに入出力される信号を直列
信号、並列信号のいずれかに切換える切換回路と、切換
信号を作成する切換信号作成回路とを備えたものである
。なお、双方向通信用トライステートバッファは、切換
回路に含まれる。
ジスタと、該シフトレジスタに入出力される信号を直列
信号、並列信号のいずれかに切換える切換回路と、切換
信号を作成する切換信号作成回路とを備えたものである
。なお、双方向通信用トライステートバッファは、切換
回路に含まれる。
切換信号作成回路では２ピツトのセレクト信号によって
切換回路を４つの状態に分けている。また、切換回路に
よってシフトレジスタに入力される信号、シフトレジス
タから出力される信号を切換えて以下に示す４回路を実
現する。
切換回路を４つの状態に分けている。また、切換回路に
よってシフトレジスタに入力される信号、シフトレジス
タから出力される信号を切換えて以下に示す４回路を実
現する。
まず、セレクト信号を１１１）０１にすると切換回路は
並列入力、直列出力の状態になシ並直列変換回路が実現
できる。次にセレクト信号を１１０１にすると切換回路
は直列入力、並列出力の状態に臥 なシ厘並列変換回路が実現できる。会下同じように”０
１１にすると並列入力、並列出力になシ、ラッチ回路と
して、嘗１１−にすると直列入力、直列出力になり、シ
フトレジスタとして実現でき双方向にデータを送受する
ことができる。
並列入力、直列出力の状態になシ並直列変換回路が実現
できる。次にセレクト信号を１１０１にすると切換回路
は直列入力、並列出力の状態に臥 なシ厘並列変換回路が実現できる。会下同じように”０
１１にすると並列入力、並列出力になシ、ラッチ回路と
して、嘗１１−にすると直列入力、直列出力になり、シ
フトレジスタとして実現でき双方向にデータを送受する
ことができる。
第１図は本発明の一実施例のブロック図であシ、１は切
換信号作成回路、２は切換回路、３は４ビツト構成シフ
トレジスタ、１１〜１Ｂは切換信号作成回路１を構成し
ているゲート類、２１〜２９は切換回路２を構成してい
るトライステートバッファ、３１〜５４はシフトレジス
タを構成しているＤフリップフロップ、４１−１〜４１
−２はセレクト信号入力端子、４２は並列入力用ロード
信号入力端子、４３−１〜４３−４は並列入出力端子、
４４は直列入力端子、４５はりｐツク入力端子、４６は
直列入出力端子、４７−１〜４７−４は並列出力端子で
ある。同図に示す回路ではセレクト信号によって、並直
列変換回路、直並列変換回路、ラッチ回路、シフトレジ
スタ、以上４通シの使い方があシ、それぞれの場合の動
作は次のようなものである。
換信号作成回路、２は切換回路、３は４ビツト構成シフ
トレジスタ、１１〜１Ｂは切換信号作成回路１を構成し
ているゲート類、２１〜２９は切換回路２を構成してい
るトライステートバッファ、３１〜５４はシフトレジス
タを構成しているＤフリップフロップ、４１−１〜４１
−２はセレクト信号入力端子、４２は並列入力用ロード
信号入力端子、４３−１〜４３−４は並列入出力端子、
４４は直列入力端子、４５はりｐツク入力端子、４６は
直列入出力端子、４７−１〜４７−４は並列出力端子で
ある。同図に示す回路ではセレクト信号によって、並直
列変換回路、直並列変換回路、ラッチ回路、シフトレジ
スタ、以上４通シの使い方があシ、それぞれの場合の動
作は次のようなものである。
（１） 並直列変換回路として動作させる場合セレク
ト信号入力端子４１−１〜４１−２と、直列入力端子４
４に加える信号をｌＯｌにして、並列入力用ロード信号
入力端子４２をＩ１１″にすることくよシ、切換回路３
を構成するトライステートバッファ２６〜２９のａ及び
２５のａがオン状態になる。次に並列入出力端子４３−
１〜４３−４に並列信号を加え、並列入力用ロード信号
入力端子４２をｌＯ■にすると切換回路３を構成するト
ライステートバッフ７２１〜２４のａがオン状態になり
２６〜２９のａ及び２５のａがオフ状態になる。この状
態においてりｐツク入力端子４５にクロックを加えると
、その立上が９によシ並列信号がシフトレジスタ５を構
成する各Ｄフリップフロップに入力される。再び並列入
力用ロード信号入力端子４２を−１１にする事によシト
ライステートバッファ２６〜２９のａ及び２５のａがオ
ン状態１ｆｋｆｉ２１〜２４のａがオフ状態になる。こ
れＫよシ直列入出力端子４６から１ビツトだけ直列信号
が出力される。以下クロックに同期して直列入出力端子
４６から直列信号が１ビツトずつ出力される。
ト信号入力端子４１−１〜４１−２と、直列入力端子４
４に加える信号をｌＯｌにして、並列入力用ロード信号
入力端子４２をＩ１１″にすることくよシ、切換回路３
を構成するトライステートバッファ２６〜２９のａ及び
２５のａがオン状態になる。次に並列入出力端子４３−
１〜４３−４に並列信号を加え、並列入力用ロード信号
入力端子４２をｌＯ■にすると切換回路３を構成するト
ライステートバッフ７２１〜２４のａがオン状態になり
２６〜２９のａ及び２５のａがオフ状態になる。この状
態においてりｐツク入力端子４５にクロックを加えると
、その立上が９によシ並列信号がシフトレジスタ５を構
成する各Ｄフリップフロップに入力される。再び並列入
力用ロード信号入力端子４２を−１１にする事によシト
ライステートバッファ２６〜２９のａ及び２５のａがオ
ン状態１ｆｋｆｉ２１〜２４のａがオフ状態になる。こ
れＫよシ直列入出力端子４６から１ビツトだけ直列信号
が出力される。以下クロックに同期して直列入出力端子
４６から直列信号が１ビツトずつ出力される。
（２） 直並列変換回路として動作させる場合セレク
ト信号入力端子４１−１を１１１にして４１−２を−Ｏ
ＩにすることＫよシ、切換回路５を構成するトライステ
ートバッフ７２１〜２５のｂと２６〜２９がオン状態と
なる。この状態において直列入出力端子４６に直列信号
を加え、それと同期したクロックをクロック入力端子に
加えることにより、直列信号は順次シフトされる。
ト信号入力端子４１−１を１１１にして４１−２を−Ｏ
ＩにすることＫよシ、切換回路５を構成するトライステ
ートバッフ７２１〜２５のｂと２６〜２９がオン状態と
なる。この状態において直列入出力端子４６に直列信号
を加え、それと同期したクロックをクロック入力端子に
加えることにより、直列信号は順次シフトされる。
そして直列信号の先頭ビットがシフトレジスタ３を構成
するＤフリップフロップ３４にセットされた時、直並列
変換が完了し並列入出力端子４３−１〜４５−４に並列
信号が出力される。
するＤフリップフロップ３４にセットされた時、直並列
変換が完了し並列入出力端子４３−１〜４５−４に並列
信号が出力される。
（５） ラッチ回路として動作させる場合ラッチ回路
として動作させる場合はセレクト信号入力端子４１−１
を１０１４１−２を１１１Ｋして並列入出力端子４３−
１〜４３−４に並列信号を加え、りｐツク入力端子にク
ロックを加えることＫより、並列出力端子４７−１〜４
７−４に並列、信号が出力される。
として動作させる場合はセレクト信号入力端子４１−１
を１０１４１−２を１１１Ｋして並列入出力端子４３−
１〜４３−４に並列信号を加え、りｐツク入力端子にク
ロックを加えることＫより、並列出力端子４７−１〜４
７−４に並列、信号が出力される。
（４） シフトレジスタとして動作させる場合シフト
レジスタとして動作させる場合はセレフト信号入力端子
４１−１〜４１−２を共に１１１にして直列入力端子４
４に直列信号を加え、それに同期したクロックをクロッ
ク入力端子４５に加えることによシ、直列信号は順次シ
フトされ、直列入出力端子４６から直列信号が出力され
る。
レジスタとして動作させる場合はセレフト信号入力端子
４１−１〜４１−２を共に１１１にして直列入力端子４
４に直列信号を加え、それに同期したクロックをクロッ
ク入力端子４５に加えることによシ、直列信号は順次シ
フトされ、直列入出力端子４６から直列信号が出力され
る。
＠２図は本発明の他の実施例のブロック図であり、５１
〜５２は本発明の直並列双方向通信回路をＩＣ化したも
のとして考えた８ビット並列入出力回路と、直列入出力
回路との通信回路である。
〜５２は本発明の直並列双方向通信回路をＩＣ化したも
のとして考えた８ビット並列入出力回路と、直列入出力
回路との通信回路である。
６１は並列入出力端子、６２は直列入出力端子、６３−
１〜６３−２．６６−１〜６６−２はセレクト信号入力
端子、６４．６７は並列入力用ロード信号入力端子、６
５．６８はクロック入力端子である。
１〜６３−２．６６−１〜６６−２はセレクト信号入力
端子、６４．６７は並列入力用ロード信号入力端子、６
５．６８はクロック入力端子である。
本発明は、以上説明したように直並列信号入出力部にト
ライステートバッファを備えることにより双方向通信が
、クロック操作とセレクト信号によって可能になる。ま
た、本回路をＩＣ化することＫよってハード量の少ない
直並列双方向通信回路が実現できる。
ライステートバッファを備えることにより双方向通信が
、クロック操作とセレクト信号によって可能になる。ま
た、本回路をＩＣ化することＫよってハード量の少ない
直並列双方向通信回路が実現できる。
第１図は本発明の一実施例のブロック図、第２図は本発
明の他の実施例のブロック図である。 １・・・・・・切換信号作成回路、 ２・・・・・・切換回路、 ３・・・・・・シフトレジスタ、 ５１〜５２・・・・・・直並列双方向通信回路。 ヌ １ 図
明の他の実施例のブロック図である。 １・・・・・・切換信号作成回路、 ２・・・・・・切換回路、 ３・・・・・・シフトレジスタ、 ５１〜５２・・・・・・直並列双方向通信回路。 ヌ １ 図
Claims (1)
- １、Ｄフリップフロップによるシフトレジスタと、該シ
フトレジスタのフリップフロップにデータを入力するか
、フリップフロップよりデータを出力するかを切換える
切換回路と、該切換回路の方向を定める信号を作成する
切換信号作成回路とを備えたことを特徴とする直並列双
方向通信回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10163189A JPH02281817A (ja) | 1989-04-24 | 1989-04-24 | 直並列双方向通信回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10163189A JPH02281817A (ja) | 1989-04-24 | 1989-04-24 | 直並列双方向通信回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02281817A true JPH02281817A (ja) | 1990-11-19 |
Family
ID=14305746
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10163189A Pending JPH02281817A (ja) | 1989-04-24 | 1989-04-24 | 直並列双方向通信回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02281817A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE4201790A1 (de) * | 1992-01-23 | 1993-07-29 | Siemens Ag | Schaltungsanordnung zur gegenseitigen anpassung eines ersten elektrischen bausteins mit serieller schnittstelle an einen zweiten elektrischen baustein mit paralleler schnittstelle |
-
1989
- 1989-04-24 JP JP10163189A patent/JPH02281817A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE4201790A1 (de) * | 1992-01-23 | 1993-07-29 | Siemens Ag | Schaltungsanordnung zur gegenseitigen anpassung eines ersten elektrischen bausteins mit serieller schnittstelle an einen zweiten elektrischen baustein mit paralleler schnittstelle |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0666653B1 (en) | Input/output data ports | |
| US4873456A (en) | High speed state machine | |
| JPS6348007A (ja) | フリツプフロツプ | |
| JPH0326107A (ja) | 論理回路 | |
| JPH02281817A (ja) | 直並列双方向通信回路 | |
| US5200647A (en) | High-speed signal multiplexing circuit for multiplexing high-speed signals | |
| JP4464605B2 (ja) | 光送信装置及びそれに用いられる符号変換回路 | |
| US6643793B1 (en) | Apparatus for transferring and holding data based on a selected clock rate | |
| JPH06350415A (ja) | モジュールクロック信号発生回路とエレクトロニクスシステム | |
| JP2565144B2 (ja) | 直並列変換器 | |
| JP2569498B2 (ja) | フリツプフロツプ | |
| JPS62233931A (ja) | パラレル・シリアル変換器 | |
| JPH046913A (ja) | プログラマブル論理素子 | |
| JPH01177221A (ja) | 直並列変換器 | |
| KR100198801B1 (ko) | 비동기 클리어신호 및 세트신호를 갖는 플립-플롭 회로 | |
| JP2621205B2 (ja) | 分周回路 | |
| KR900008243Y1 (ko) | 디지탈처리 음향기기의 d/a컨버터 접속회로 | |
| JP3107947B2 (ja) | 半導体集積回路装置 | |
| JP2736351B2 (ja) | 多重分離回路 | |
| JPS63169128A (ja) | 並列−直列変換回路 | |
| JPH07321667A (ja) | Ｌｓｉ入出力信号制御回路 | |
| JPH04316126A (ja) | 符号変換装置 | |
| KR930007593Y1 (ko) | 장치간 데이타 입출력 인터페이스 회로 | |
| KR100199190B1 (ko) | 데이타 포착회로 | |
| JPS63282820A (ja) | クロック信号切換え方式 |