JPH0228246B2 - - Google Patents

Info

Publication number
JPH0228246B2
JPH0228246B2 JP58200534A JP20053483A JPH0228246B2 JP H0228246 B2 JPH0228246 B2 JP H0228246B2 JP 58200534 A JP58200534 A JP 58200534A JP 20053483 A JP20053483 A JP 20053483A JP H0228246 B2 JPH0228246 B2 JP H0228246B2
Authority
JP
Japan
Prior art keywords
boron
diffusion
wafer
gas
glass layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP58200534A
Other languages
Japanese (ja)
Other versions
JPS6092610A (en
Inventor
Takanori Hitomi
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Priority to JP58200534A priority Critical patent/JPS6092610A/en
Publication of JPS6092610A publication Critical patent/JPS6092610A/en
Publication of JPH0228246B2 publication Critical patent/JPH0228246B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10PGENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P32/00Diffusion of dopants within, into or out of wafers, substrates or parts of devices
    • H10P32/10Diffusion of dopants within, into or out of semiconductor bodies or layers
    • H10P32/14Diffusion of dopants within, into or out of semiconductor bodies or layers within a single semiconductor body or layer in a solid phase; between different semiconductor bodies or layers, both in a solid phase

Landscapes

  • Formation Of Insulating Films (AREA)
  • Bipolar Transistors (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Description

【発明の詳細な説明】 この発明は、半導体ウエハのボロン拡散量の制
御方法、特にポリボロンフイルム(PBF)を用
いてボロンを拡散する場合のボロン拡散量の制御
方法に関する。
DETAILED DESCRIPTION OF THE INVENTION The present invention relates to a method of controlling the amount of boron diffused into a semiconductor wafer, and particularly to a method of controlling the amount of boron diffused when boron is diffused using a polyboron film (PBF).

従来、トランジスタのベース拡散等を行うの
に、ソースとしてBN(ボロンナイトライド)を
使用していた。しかしBNは熱容量が大きい等の
原因から、形成されたウエハに結晶欠陥が発生す
るという欠点があつた。そこでこの欠点を解消す
るために、有機ポリマー内にボロンを含んだ
PBFをスピンオン法でウエハに塗布し、この
PBFが塗布されたウエハを拡散炉に入れて、窒
素ガスと微量の酸素ガス雰囲気中で加熱し、拡散
する方法が試みられている。
Conventionally, BN (boron nitride) has been used as a source for transistor base diffusion. However, BN has the disadvantage that crystal defects occur in the formed wafers due to its large heat capacity. Therefore, in order to eliminate this drawback, we incorporated boron into the organic polymer.
PBF is applied to the wafer using a spin-on method, and this
Attempts have been made to put a wafer coated with PBF into a diffusion furnace, heat it in an atmosphere of nitrogen gas and a trace amount of oxygen gas, and diffuse it.

しかしながらこの方法では、ボロンの拡散中は
拡散量を制御することが出来ず、ある所定の拡散
量とするためには、シート抵抗値が所定値になつ
たらウエハを拡散炉から取出さねばならなかつ
た。
However, with this method, it is not possible to control the amount of boron diffusion during diffusion, and in order to achieve a certain predetermined amount of diffusion, the wafer must be removed from the diffusion furnace when the sheet resistance value reaches a predetermined value. Ta.

またPBFの塗布時に、ウエハのパターンの凹
凸等のために、拡散領域の上に膜厚のむらがで
き、そのまま拡散を続けると拡散領域の底面両端
に突起が出来たり、横広がりが不均一になるとい
う欠点があつた。そのためこのPBFによるボロ
ン拡散法は、ベース拡散等、素子形成には使用し
にくいという問題があつた。
Additionally, when applying PBF, unevenness in the wafer pattern causes uneven film thickness on the diffusion area, and if diffusion continues, protrusions will form on both ends of the bottom of the diffusion area, and the lateral spread will become uneven. There was a drawback. Therefore, this boron diffusion method using PBF has a problem that it is difficult to use for device formation such as base diffusion.

この発明の目的は、PBFを用いて結晶欠陥の
少ないものを得るとともに、拡散領域の底面両端
に突起や、横広がりの不均一の生じないウエハが
得られ、その上シート抵抗を容易に制御可能なボ
ロン拡散量の制御方法を提供することである。
The purpose of this invention is to use PBF to obtain a wafer with few crystal defects, without protrusions on both ends of the bottom surface of the diffusion region, and with no non-uniform lateral spread, and furthermore, the sheet resistance can be easily controlled. An object of the present invention is to provide a method for controlling the amount of boron diffusion.

上記目的を達成するために、この発明のボロン
拡散量の制御方法は、拡散炉内の雰囲気を第1の
段階で、窒素ガスと微量の酸素ガスとし、第2の
段階でボロンガラス層を残したままで酸素ガスに
切替え、ボロン拡散層内の引伸し拡散を行い、前
記第1の段階の時間を制御することによりボロン
の拡散を制御するようにしている。
In order to achieve the above object, the method of controlling the boron diffusion amount of the present invention is such that the atmosphere in the diffusion furnace is made into nitrogen gas and a trace amount of oxygen gas in the first step, and the boron glass layer is left in the second step. The boron diffusion is controlled by switching to oxygen gas and performing stretching diffusion in the boron diffusion layer, and controlling the time of the first stage.

以下、実施例により、この発明をさらに詳細に
説明する。
Hereinafter, the present invention will be explained in more detail with reference to Examples.

この発明の1実施例として、トランジスタのベ
ース拡散を行う場合を説明する。
As one embodiment of the present invention, a case will be described in which base diffusion of a transistor is performed.

まず第1図aに示すように、シリコン(Si)基
板1上に二酸化シリコン(SiO2)層2が形成さ
れ、この二酸化シリコン層2にベース開口3が設
けられてなるウエハ4のパターン上に、第1図b
に示すようにPBF5を塗布する。この塗布はス
ピンオン法で行われる。
First, as shown in FIG. 1a, a silicon dioxide (SiO 2 ) layer 2 is formed on a silicon (Si) substrate 1, and a base opening 3 is formed in this silicon dioxide layer 2 on a pattern of a wafer 4. , Figure 1b
Apply PBF5 as shown. This application is performed by a spin-on method.

ウエハ4を拡散炉に入れた状態を第2図に示し
ている。第2図において、拡散炉11は加熱部1
2を有し、この加熱部12に石英管13が挿入さ
れるようになつており、石英管13には、ボート
14上に数十枚のウエハ4が立てて配置され収納
されている。石英管13には、側方より窒素ガス
N2や酸素ガスO2や水蒸気H2Oが供給されるよう
になつており、また加熱部12は温度制御が可能
なように構成されている。もつともここに示した
拡散炉11自体は、すでによく知られたものであ
る。
FIG. 2 shows the state in which the wafer 4 is placed in the diffusion furnace. In FIG. 2, the diffusion furnace 11 is the heating section 1.
A quartz tube 13 is inserted into the heating section 12, and several dozen wafers 4 are stored in the quartz tube 13, arranged vertically on a boat 14. The quartz tube 13 is supplied with nitrogen gas from the side.
N 2 , oxygen gas O 2 , and water vapor H 2 O are supplied, and the heating section 12 is configured to be temperature controllable. Of course, the diffusion furnace 11 itself shown here is already well known.

拡散炉11に入れられたウエハ4は、第3図に
示す順にしたがい、温度制御及びガス制御が行わ
れる。
The wafer 4 placed in the diffusion furnace 11 is subjected to temperature control and gas control in accordance with the order shown in FIG.

拡散炉11内は、最初800℃に保たれており、
この拡散炉11内に石英管13が入れられ、石英
管13に窒素ガスN2と酸素ガスO2が送られると、
そのガス雰囲気でウエハ4のPBF層5は燃焼し
て、第1図cに示すように、ボロンガラス層6と
なる。
The inside of the diffusion furnace 11 is initially maintained at 800°C.
A quartz tube 13 is placed in this diffusion furnace 11, and nitrogen gas N 2 and oxygen gas O 2 are sent to the quartz tube 13.
The PBF layer 5 of the wafer 4 is burned in the gas atmosphere, and becomes a boron glass layer 6 as shown in FIG. 1c.

第1のプロセスpr1では、上記ガス雰囲気で温
度をさらに加熱して800℃から900℃にすると、ボ
ロンガラス層6からシリコン基板1中にボロンが
拡散していき、ボロン拡散領域7が形成される。
この第1のプロセスpr1は、約10分ないし2時間
程度なされるが、この時間によつてボロン濃度
が、したがつてシート抵抗Rsがコントロールさ
れる。この時間を長くすればボロン濃度が濃くな
り、したがつてシート抵抗Rsは小さくなり、逆
に時間を短くすればシート抵抗Rsは大となる。
In the first process pr1, when the temperature is further heated from 800°C to 900°C in the above gas atmosphere, boron diffuses from the boron glass layer 6 into the silicon substrate 1, forming a boron diffusion region 7. .
This first process pr1 is carried out for about 10 minutes to about 2 hours, and this time controls the boron concentration and therefore the sheet resistance Rs. If this time is made longer, the boron concentration will be higher, and the sheet resistance Rs will be lowered. Conversely, if the time is made shorter, the sheet resistance Rs will be increased.

また、このプロセスpr1の時間が小さい間は、
ボロンガラス層6からのボロンの供給が均一であ
るため、たとえばボロン拡散領域7の深さが300
Åとなる程度の時間では、ボロン拡散領域7の底
面は均一となる。このことは第4図aと第4図b
の比較で明らかである。第4図aは、従来方法に
よるものを、第4図bは、本発明による場合を示
しており、各図において、A部分はウエハの上面
図を、B部分はC−C線でウエハを斜断した側面
図を示している。第4図aでは、ボロン拡散領域
7の底面に凹凸があるに対し、第4図bではボロ
ン拡散領域の底面7aがはるかに平坦、つまり均
一であることがわかる。また、プロセスpr1の時
間が小さい間は、やはりボロン拡散領域7の横広
がりも、均一なものが得られることを確認してい
る。すなわち第5図に示すように黒線で示される
ボロン拡散領域7の線幅が一定であり、このこと
はボロン拡散領域7の横広がりも不均一が生じて
いないことを示している。
Also, while the time of this process pr1 is small,
Since the supply of boron from the boron glass layer 6 is uniform, the depth of the boron diffusion region 7 is, for example, 300 mm.
Å, the bottom surface of the boron diffusion region 7 becomes uniform. This is shown in Figures 4a and 4b.
This is clear from the comparison. Fig. 4a shows the case according to the conventional method, and Fig. 4b shows the case according to the present invention. In each figure, part A shows a top view of the wafer, and part B shows the wafer taken along line C-C. Figure 3 shows a side view in perspective view. It can be seen that in FIG. 4a, the bottom surface of the boron diffusion region 7 is uneven, whereas in FIG. 4b, the bottom surface 7a of the boron diffusion region is much flat, that is, uniform. Furthermore, it has been confirmed that while the time of the process pr1 is short, the horizontal spread of the boron diffusion region 7 is also uniform. That is, as shown in FIG. 5, the line width of the boron diffusion region 7 indicated by the black line is constant, which indicates that the lateral spread of the boron diffusion region 7 is not non-uniform.

次に、第2のプロセスpr2で温度を1100℃に上
昇するとともに、ガスをN2 +微量O2からO2に切
替える。一般に、ボロン拡散を行う過程で、拡散
度合、つまりシート抵抗Rsと、酸素ガスの割合
(=O2/N2+O2×100%)との関係は、実験の結果、 第6図に示すように、O2%とシート抵抗Rsはリ
ニアになることがわかつた。つまりO2を100%と
するとシートRsは無限大近くになる。したがつ
て、N2+微量O2からO2に切替えることによりボ
ロンガラス層6からの拡散は停止し、ボロン拡散
領域7内のみの拡散が進行する。すなわち、ガス
雰囲気をN2+O2から02に切替えることにより、
ボロンガラス層6からのエラー関数で表されるボ
ロンの拡散を打切り、ガウス分布で表される引き
伸し拡散に移る。
Next, in the second process pr2, the temperature is raised to 1100°C and the gas is switched from N2 + trace O2 to O2 . In general, in the process of boron diffusion, the relationship between the degree of diffusion, that is, the sheet resistance Rs, and the proportion of oxygen gas (=O 2 /N 2 +O 2 ×100%) is determined by experiment, as shown in Figure 6. It was found that O 2 % and sheet resistance Rs are linear. In other words, if O 2 is 100%, the sheet Rs will be close to infinity. Therefore, by switching from N 2 + a trace amount of O 2 to O 2 , diffusion from the boron glass layer 6 is stopped and diffusion only within the boron diffusion region 7 proceeds. That is, by switching the gas atmosphere from N 2 + O 2 to 0 2 ,
The boron diffusion expressed by the error function from the boron glass layer 6 is terminated, and the process shifts to stretching diffusion expressed by a Gaussian distribution.

続いて、第3のプロセスでは温度は1100℃のま
まで、石英管13内にH2Oを送り、ボロン拡散
領域7上にボロン拡散のSiO2膜を形成し、高濃
度ボロンガラスの濃度を落とし、その影響をなく
するようにしている。そしてプロセスpr4では、
同温度でガスをN2+O2にもどして形成された
SiO2層のアニールを行つている。
Subsequently, in the third process, while keeping the temperature at 1100°C, H 2 O is sent into the quartz tube 13 to form a boron-diffused SiO 2 film on the boron diffusion region 7, increasing the concentration of high-concentration boron glass. I am trying to remove it and eliminate its effects. And in process pr4,
Formed by converting gas back to N 2 + O 2 at the same temperature
Annealing of two SiO layers is being performed.

なお、実施例における雰囲気ガスは、第1のプ
ロセスで窒素ガスN2、第3のプロセス以降で酸
素ガスO2+水蒸気H2O、水蒸気H2Oのみまたは
窒素ガスN2+酸素ガスO2多量などが適用可能で
ある。
Note that the atmospheric gas in the examples is nitrogen gas N 2 in the first process, oxygen gas O 2 + water vapor H 2 O, water vapor H 2 O only, or nitrogen gas N 2 + oxygen gas O 2 in the third and subsequent processes. Large amounts etc. are applicable.

以上のように、この発明によれば、第1の段階
でガス雰囲気を窒素ガスと微量の酸素ガスとして
ボロンガラス層からのボロンの供給拡散を行い、
第2の段階でボロンガラス層を残したままで、酸
素ガスに切替えて、ボロンガラス層からのボロン
供給を停止し、ボロン拡散領域内の引伸し拡散の
みにとどめ、そして第1の段階の時間を制御する
ものであるから、この第1の段階から第2の段階
への切替を適正に行うことにより、拡散領域の底
面の両端の突起の発生や横広がりの不均一の発生
を未然に抑えることができる。したがつてPBF
のボロン拡散を素子の形成、たとえばベース拡散
に適用でき、結晶欠陥の発生が少ないという
PBFの特質を有効に利用した素子ウエハを得る
ことができる。また任意の時間にボロンガラス層
からのボロンの拡散を中断できるので、シート抵
抗の制御も簡単であり、そのバラツキも小さくで
きる。
As described above, according to the present invention, in the first step, boron is supplied and diffused from the boron glass layer with the gas atmosphere being nitrogen gas and a trace amount of oxygen gas,
In the second stage, the boron glass layer is left in place, the oxygen gas is switched to, the boron supply from the boron glass layer is stopped, and the boron is only stretched and diffused within the boron diffusion region, and the time of the first stage is controlled. Therefore, by appropriately switching from the first stage to the second stage, it is possible to prevent the occurrence of protrusions at both ends of the bottom surface of the diffusion region and the occurrence of non-uniform lateral spread. can. Therefore PBF
This boron diffusion can be applied to element formation, such as base diffusion, and is said to cause fewer crystal defects.
A device wafer that effectively utilizes the characteristics of PBF can be obtained. Furthermore, since the diffusion of boron from the boron glass layer can be interrupted at any time, the sheet resistance can be easily controlled and its variation can be reduced.

【図面の簡単な説明】[Brief explanation of drawings]

第1図はこの発明の1実施例の各段階における
ウエハの断面図、第2図はこの発明の実施に使用
される拡散炉を示す図、第3図はこの発明の1実
施例の各工程における温度制御とガス制御の状
態、第4図aは、従来方法によつて形成されたボ
ロン拡散領域の底面状態を説明するための図、第
4図bは、この発明の方法によつて形成されたボ
ロン拡散領域の底面状態を説明するための図、第
5図は、この発明の方法によつて形成されたボロ
ン拡散領域の横広がりを説明するためのウエハ平
面図、第6図は、ボロン拡散における酸素濃度と
シート抵抗との関係を示す図である。 1:シリコン基板、4:半導体ウエハ、5:ポ
リボロンフイルム層、11:拡散炉。
Fig. 1 is a cross-sectional view of a wafer at each stage in an embodiment of the present invention, Fig. 2 is a diagram showing a diffusion furnace used in carrying out the invention, and Fig. 3 is a diagram showing each step in an embodiment of the invention. FIG. 4a is a diagram for explaining the bottom surface state of the boron diffusion region formed by the conventional method, and FIG. 4b is a diagram for explaining the state of the bottom surface of the boron diffusion region formed by the method of the present invention. FIG. 5 is a wafer plan view for explaining the lateral spread of the boron diffusion region formed by the method of the present invention, and FIG. FIG. 3 is a diagram showing the relationship between oxygen concentration and sheet resistance in boron diffusion. 1: Silicon substrate, 4: Semiconductor wafer, 5: Polyboron film layer, 11: Diffusion furnace.

Claims (1)

【特許請求の範囲】 1 半導体ウエハ上にポリボロンフイルムを塗布
し、塗布後の半導体ウエハを拡散炉内に収納して
加熱して前記半導体ウエハ上にボロンガラス層を
形成し、ボロン拡散を行う場合のボロン拡散量の
制御方法であつて、 前記拡散炉内の雰囲気を第1の段階で、窒素ガ
スと微量の酸素ガスとし、第2の階段で前記ボロ
ンガラス層を残したままで、酸素ガスに切替え、
ボロン拡散層内に引伸し拡散を行い、前記第1の
段階の時間を制御することによりボロンの拡散を
制御するようにしたことを特徴とするボロン拡散
量の制御方法。
[Claims] 1. Applying a polyboron film onto a semiconductor wafer, storing the applied semiconductor wafer in a diffusion furnace and heating it to form a boron glass layer on the semiconductor wafer to perform boron diffusion. In this method, the atmosphere in the diffusion furnace is changed to nitrogen gas and a trace amount of oxygen gas in a first step, and in a second step, the atmosphere in the diffusion furnace is changed to nitrogen gas and a trace amount of oxygen gas while leaving the boron glass layer. Switch to
A method for controlling the amount of boron diffusion, characterized in that the diffusion of boron is controlled by stretching and diffusing into the boron diffusion layer and controlling the time of the first step.
JP58200534A 1983-10-26 1983-10-26 Control method of quantity of boron diffused Granted JPS6092610A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP58200534A JPS6092610A (en) 1983-10-26 1983-10-26 Control method of quantity of boron diffused

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP58200534A JPS6092610A (en) 1983-10-26 1983-10-26 Control method of quantity of boron diffused

Publications (2)

Publication Number Publication Date
JPS6092610A JPS6092610A (en) 1985-05-24
JPH0228246B2 true JPH0228246B2 (en) 1990-06-22

Family

ID=16425900

Family Applications (1)

Application Number Title Priority Date Filing Date
JP58200534A Granted JPS6092610A (en) 1983-10-26 1983-10-26 Control method of quantity of boron diffused

Country Status (1)

Country Link
JP (1) JPS6092610A (en)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL8600022A (en) * 1986-01-08 1987-08-03 Philips Nv METHOD FOR MANUFACTURING A SEMICONDUCTOR DEVICE, DIFFERENTIATING A DOPING ELEMENT FROM OXIDE FROM A SEMICONDUCTOR BODY.
JPH0758698B2 (en) * 1990-08-22 1995-06-21 信越半導体株式会社 Boron diffusion method to semiconductor wafer
US5753530A (en) * 1992-04-21 1998-05-19 Seiko Instruments, Inc. Impurity doping method with diffusion source of boron-silicide film
JP6135666B2 (en) 2012-05-31 2017-05-31 富士電機株式会社 Manufacturing method of semiconductor device
RU2594652C1 (en) * 2014-02-25 2016-08-20 Федеральное Государственное Бюджетное Образовательное Учреждение Высшего Профессионального Образования "Дагестанский Государственный Технический Университет" (Дгту) Production of power transistor gate area

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5674924A (en) * 1979-11-26 1981-06-20 Toshiba Corp Method of manufacturing semiconductor element
US4571366A (en) * 1982-02-11 1986-02-18 Owens-Illinois, Inc. Process for forming a doped oxide film and doped semiconductor

Also Published As

Publication number Publication date
JPS6092610A (en) 1985-05-24

Similar Documents

Publication Publication Date Title
US5279973A (en) Rapid thermal annealing for semiconductor substrate by using incoherent light
KR100440083B1 (en) Semiconductor thin film manufacturing method
US6194327B1 (en) Rapid thermal etch and rapid thermal oxidation
JPH01187814A (en) Manufacture of thin film semiconductor device
US5637528A (en) Semiconductor device manufacturing method including dry oxidation
JPH10107018A (en) Semiconductor wafer heat treatment equipment
JPS6142145A (en) Method of treating wafer
JP3927634B2 (en) Laser annealing method and thin film transistor manufacturing method
KR100273318B1 (en) Heat treatment apparatus and heat treatment method of semiconductor substrate
JPH0228246B2 (en)
US20050106894A1 (en) Semiconductor device and method for fabricating same
JPH0411722A (en) Forming method of semiconductor crystallized film
KR100230429B1 (en) Method for forming silicon oxynitride in semiconductor device
JPH0160932B2 (en)
JPH03227525A (en) Manufacture of thin film transistor
JP3250996B2 (en) Silicon substrate having insulating film on surface and method and apparatus for manufacturing the same
JP3089669B2 (en) Method for manufacturing semiconductor device
KR920010432B1 (en) Field oxide film formation method of semiconductor
JPS63207125A (en) Manufacture of semiconductor element
JP2000114253A (en) Semiconductor oxide film formation method
JPH0786291A (en) Semiconductor device and manufacture thereof
KR100309646B1 (en) Method of curing a semiconductor substrate
JPS6249981B2 (en)
JPH01147869A (en) Manufacturing method of semiconductor device
KR100453951B1 (en) Method for forming the Pad Oxide Layer of Semiconductor Device

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees