JPH0228321A - 半導体装置のパターン形成方法 - Google Patents
半導体装置のパターン形成方法Info
- Publication number
- JPH0228321A JPH0228321A JP63142238A JP14223888A JPH0228321A JP H0228321 A JPH0228321 A JP H0228321A JP 63142238 A JP63142238 A JP 63142238A JP 14223888 A JP14223888 A JP 14223888A JP H0228321 A JPH0228321 A JP H0228321A
- Authority
- JP
- Japan
- Prior art keywords
- processed
- film
- pattern
- doping
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Drying Of Semiconductors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、半導体製造プロセスで用いられる半導体装
置のパターン形成力、法に関する。
置のパターン形成力、法に関する。
従来から、半導体装置、特に、大規模集積回路装置に微
細なパターンを形成する際には、第２図（ａ）〜（ｃ）
の工程断面図で示すような手順からなるパターン形成方
法が一般的に採用されている。
細なパターンを形成する際には、第２図（ａ）〜（ｃ）
の工程断面図で示すような手順からなるパターン形成方
法が一般的に採用されている。
すなわち、第２図（ａ）で示すように、下地層である半
導体基板ＩＯの主表面上にシリコン酸化物からなる薄い
被加工膜１１を均一な厚みで形成したのち、この被加工
膜ｌｌ上にフォトレジスト（感光性樹脂）材料を塗布し
て均一な厚みのフォトレジスト層１２を形成する。つぎ
に、デバイス構成に必要なマスクパターンが形成された
フォトマスク（図示していない）を介して紫外光Ｓを照
射する露光処理により、そのマスクパターンをフォトレ
ジスト層１２に転写して第２図（ｂ）で示すようなレジ
ストパターン１３を形成する。
導体基板ＩＯの主表面上にシリコン酸化物からなる薄い
被加工膜１１を均一な厚みで形成したのち、この被加工
膜ｌｌ上にフォトレジスト（感光性樹脂）材料を塗布し
て均一な厚みのフォトレジスト層１２を形成する。つぎ
に、デバイス構成に必要なマスクパターンが形成された
フォトマスク（図示していない）を介して紫外光Ｓを照
射する露光処理により、そのマスクパターンをフォトレ
ジスト層１２に転写して第２図（ｂ）で示すようなレジ
ストパターン１３を形成する。
そして、このフォトレジスト層Ｉ２のレジストパターン
１３に対応する感光部分もしくは非感光部分のみを現像
処理によって除去したのち、このパタニングされたフォ
トレジスト層１２をマスクとして反応性イオンエツチン
グ処理を施すことにより、第２図（ｃ）で示すように、
レジストパターン１３に対応する被加工膜１１の露出部
分を半導体基板ＩＯの主表面から除去する。なお、被加
工膜１１上に残存しているフォトレジスト層１２は、次
工程で除去されることになる。
１３に対応する感光部分もしくは非感光部分のみを現像
処理によって除去したのち、このパタニングされたフォ
トレジスト層１２をマスクとして反応性イオンエツチン
グ処理を施すことにより、第２図（ｃ）で示すように、
レジストパターン１３に対応する被加工膜１１の露出部
分を半導体基板ＩＯの主表面から除去する。なお、被加
工膜１１上に残存しているフォトレジスト層１２は、次
工程で除去されることになる。
ところで、前述したような半導体装置のパターン形成方
法においては、被加工膜ｌｌ上にフォトレジスト層１２
を形成する工程、フォトレジスト層１２に露光処理を施
してレジストパターン１３を形成スる工程および現像処
理によってレジストパターン１３を除去する工程のよう
なレジストプロセスが必要であるため、半導体製造プロ
セスが複雑化するばかりか、工程数が多いのでパターン
欠陥が発生し易くなり、しかも、微細パターンの寸法精
度が低下し易（なってしまうという不都合があった。
法においては、被加工膜ｌｌ上にフォトレジスト層１２
を形成する工程、フォトレジスト層１２に露光処理を施
してレジストパターン１３を形成スる工程および現像処
理によってレジストパターン１３を除去する工程のよう
なレジストプロセスが必要であるため、半導体製造プロ
セスが複雑化するばかりか、工程数が多いのでパターン
欠陥が発生し易くなり、しかも、微細パターンの寸法精
度が低下し易（なってしまうという不都合があった。
本発明は、このような不都合を解決するために創案され
たものであって、レジストプロセスをなくして半導体製
造プロセスを簡素化することができ、パターン欠陥の発
生を抑制するとともに、微細パターンの寸法精度の向上
を図ることが可能な半導体装置のパターン形成方法の提
供を目的としている。
たものであって、レジストプロセスをなくして半導体製
造プロセスを簡素化することができ、パターン欠陥の発
生を抑制するとともに、微細パターンの寸法精度の向上
を図ることが可能な半導体装置のパターン形成方法の提
供を目的としている。
この発明に係る半導体装置のパターン形成方法は、主表
面に被加工膜が形成された半導体基板をドーピング材料
中に配置し、かつ、フォトマスクを介して前記被加工膜
の表面に紫外光を照射する処理によって前記被加工膜に
ドーピング材料が溶け込んでなるドーピングパターンを
直接的に形成する工程と、反応性イオンエツチング処理
によって前記被加工膜に形成されたドーピングパターン
部分のみを前記半導体基板の主表面から選択的に除去す
る工程とからなることに特徴を有するものである。
面に被加工膜が形成された半導体基板をドーピング材料
中に配置し、かつ、フォトマスクを介して前記被加工膜
の表面に紫外光を照射する処理によって前記被加工膜に
ドーピング材料が溶け込んでなるドーピングパターンを
直接的に形成する工程と、反応性イオンエツチング処理
によって前記被加工膜に形成されたドーピングパターン
部分のみを前記半導体基板の主表面から選択的に除去す
る工程とからなることに特徴を有するものである。
本発明方法によれば、半導体基板上の被加工膜にドーピ
ング材料が溶け込んだドーピングパターンを形成したの
ち、このドーピングパターン部分のみを選択的に除去し
ているので、従来例のような複雑な工程からなるレジス
トプロセスが不要となる結果、半導体製造プロセスが簡
素化されることになるとともに、パターン欠陥の低減お
よび微細パターンの寸法精度向上が図れることになる。
ング材料が溶け込んだドーピングパターンを形成したの
ち、このドーピングパターン部分のみを選択的に除去し
ているので、従来例のような複雑な工程からなるレジス
トプロセスが不要となる結果、半導体製造プロセスが簡
素化されることになるとともに、パターン欠陥の低減お
よび微細パターンの寸法精度向上が図れることになる。
以下、本発明に係る半導体装置のパターン形成方法の手
順を、第１図（ａ）〜（ｃ）に示す半導体装置の工程断
面図に従って説明する。
順を、第１図（ａ）〜（ｃ）に示す半導体装置の工程断
面図に従って説明する。
まず、第１図（ａ）で示すように、下地層である半導体
基板１の主表面上にシリコン酸化物からなる薄い被加工
膜２を均一な厚みで形成する。そして、この半導体基板
１を被加工膜２が露出するようにして密封容器内に配設
された加熱ステージ（いずれも図示していない）上に配
置し、半導体基板ｌが２００℃程度となるように加熱・
保持したのち、この密封容器内にドーピング材料（以下
、ドーパントという）として、例えば、ｎ型ドーパント
の１種であるオキシ塩化リン（Ｐ ＯＣ１０）ガスを導
入する。なお、半導体基板ｌを加熱するのは、パターン
形成処理の効率化を図るためである。
基板１の主表面上にシリコン酸化物からなる薄い被加工
膜２を均一な厚みで形成する。そして、この半導体基板
１を被加工膜２が露出するようにして密封容器内に配設
された加熱ステージ（いずれも図示していない）上に配
置し、半導体基板ｌが２００℃程度となるように加熱・
保持したのち、この密封容器内にドーピング材料（以下
、ドーパントという）として、例えば、ｎ型ドーパント
の１種であるオキシ塩化リン（Ｐ ＯＣ１０）ガスを導
入する。なお、半導体基板ｌを加熱するのは、パターン
形成処理の効率化を図るためである。
つぎに、黒色の不透明部分と透明部分とによってデバイ
ス構成に必要なマスクパターンが区分けして形成された
ガラス製のフォトマスク（図示していない）を被加工膜
２上に配置して両者を位置合わせしたのち、このフォト
マスクを備えてなる縮小光学系装置（図示していない）
に設けちれたＫｒＦエキシマレーザ（図示していない）
からフォトマスクを介して被加工膜２の表面に波長の短
いレーザ光（紫外光）Ｓを照射する。すると、被加工膜
２におけるレーザ光Ｓを直接的に受光した部分、すなわ
ち、フォトマスクの透明部分を透過したレーザ光Ｓがあ
たった部分は励起されて高エネルギー状態になるととも
に、局所的な温度上昇を起こすことになる。その結果、
この被加工ＩＩ！２のレーザ光Ｓ受光部分にオキシ塩化
リン＜ ｐｏｃ１３）ガス中のｎ型不純物であるリン（
Ｐ）が溶け込むことになり、被加工膜２に第１図（ｂ）
で示すようなドーピングパターン３が直接的に形成され
る。
ス構成に必要なマスクパターンが区分けして形成された
ガラス製のフォトマスク（図示していない）を被加工膜
２上に配置して両者を位置合わせしたのち、このフォト
マスクを備えてなる縮小光学系装置（図示していない）
に設けちれたＫｒＦエキシマレーザ（図示していない）
からフォトマスクを介して被加工膜２の表面に波長の短
いレーザ光（紫外光）Ｓを照射する。すると、被加工膜
２におけるレーザ光Ｓを直接的に受光した部分、すなわ
ち、フォトマスクの透明部分を透過したレーザ光Ｓがあ
たった部分は励起されて高エネルギー状態になるととも
に、局所的な温度上昇を起こすことになる。その結果、
この被加工ＩＩ！２のレーザ光Ｓ受光部分にオキシ塩化
リン＜ ｐｏｃ１３）ガス中のｎ型不純物であるリン（
Ｐ）が溶け込むことになり、被加工膜２に第１図（ｂ）
で示すようなドーピングパターン３が直接的に形成され
る。
引き続いて、ハロゲン系ガスを用いてなる反応性イオン
エツチング処理を施すことにより、第１図（ｃ）で示す
ように、被加工膜２に形成されたドーピングパターン３
部分のみを半導体基板１の主表面から除去する。その結
果、半導体基板１の主表面上に、所要の微細パターンが
形成されることになる。なお、反応性イオンエツチング
処理によって被加工膜２における不純物濃度の濃いドー
ピングパターン３部分のみが選択的に除去され、不純物
が溶け込んでいない部分が残存する現象については周知
であるから説明を省略する。
エツチング処理を施すことにより、第１図（ｃ）で示す
ように、被加工膜２に形成されたドーピングパターン３
部分のみを半導体基板１の主表面から除去する。その結
果、半導体基板１の主表面上に、所要の微細パターンが
形成されることになる。なお、反応性イオンエツチング
処理によって被加工膜２における不純物濃度の濃いドー
ピングパターン３部分のみが選択的に除去され、不純物
が溶け込んでいない部分が残存する現象については周知
であるから説明を省略する。
ところで、本発明の発明者が実験した結果によれば、被
加工膜２のドーピングパターン３には不純物としてのリ
ン（Ｐ）を濃度にして１０”ｃｍ−’程度まで溶け込ま
せることができたが、これはエネルギー密度の高いＫｒ
Ｆエキシマレーザを用いることによって被加工膜２のレ
ーザ光Ｓ受光部分がその融点を越えるほどに温度上昇し
たためと考えられる。また、パルス幅５ｎｓｅｃ、繰り
返し周波数１００Ｈｚ、最大ＩＪ／Ｃｌ１ｚのレーザ光
Ｓを照射することによってパターン形成を行ったところ
、欠陥のない鮮明なパターンを高い精度、例えば、線幅
２μ論のパターンを±０．０１μ輪の精度で形成するこ
とができ、しかも、このとき、半導体基板ｌ全体の温度
上昇は見られなかった。さらに、プロセスに起因すると
考えられるパターンの欠けや残りについては、例えば、
従来例では６インチの半導体基板内で２０個程度発生し
ていたが、本発明では１〜２個というように大幅に改善
された。
加工膜２のドーピングパターン３には不純物としてのリ
ン（Ｐ）を濃度にして１０”ｃｍ−’程度まで溶け込ま
せることができたが、これはエネルギー密度の高いＫｒ
Ｆエキシマレーザを用いることによって被加工膜２のレ
ーザ光Ｓ受光部分がその融点を越えるほどに温度上昇し
たためと考えられる。また、パルス幅５ｎｓｅｃ、繰り
返し周波数１００Ｈｚ、最大ＩＪ／Ｃｌ１ｚのレーザ光
Ｓを照射することによってパターン形成を行ったところ
、欠陥のない鮮明なパターンを高い精度、例えば、線幅
２μ論のパターンを±０．０１μ輪の精度で形成するこ
とができ、しかも、このとき、半導体基板ｌ全体の温度
上昇は見られなかった。さらに、プロセスに起因すると
考えられるパターンの欠けや残りについては、例えば、
従来例では６インチの半導体基板内で２０個程度発生し
ていたが、本発明では１〜２個というように大幅に改善
された。
なお、以上の説明においては、紫外光Ｓの光源としてレ
ーザを用いているが、これに限定されるものではなく、
例えば、重水素ランプや水銀ランプまたはシンクロトロ
ン軌道放射光源などを用いることもできる。また、ドー
パントについても、リン（Ｐ）を含むものに限定されず
、例えば、ひ素（Ａｓ）を含むｎ型ドーパントであって
も、はう素（Ｂ）を含むｐ型ドーパントであってもよい
。
ーザを用いているが、これに限定されるものではなく、
例えば、重水素ランプや水銀ランプまたはシンクロトロ
ン軌道放射光源などを用いることもできる。また、ドー
パントについても、リン（Ｐ）を含むものに限定されず
、例えば、ひ素（Ａｓ）を含むｎ型ドーパントであって
も、はう素（Ｂ）を含むｐ型ドーパントであってもよい
。
さらに、本実施例では、ドーパントが気体状であるもの
として説明しているが、固体状や液体状のドーパントを
被加工膜２の表面上に塗布・形成しておいても同様の効
果が得られることはいうまでもない。
として説明しているが、固体状や液体状のドーパントを
被加工膜２の表面上に塗布・形成しておいても同様の効
果が得られることはいうまでもない。
以上説明したように、本発明に係る半導体装置のパター
ン形成方法によれば、被加工膜が形成された半導体基板
をドーピング材料中に配置するとともに、その被加工膜
の表面にフォトマスクを介して紫外光を照射する処理に
よって被加工膜にドーピングパターンを直接的に形成し
たのち、このドーピングパターン部分のみを反応性イオ
ンエ・ノチング処理によって選択的に除去している。
ン形成方法によれば、被加工膜が形成された半導体基板
をドーピング材料中に配置するとともに、その被加工膜
の表面にフォトマスクを介して紫外光を照射する処理に
よって被加工膜にドーピングパターンを直接的に形成し
たのち、このドーピングパターン部分のみを反応性イオ
ンエ・ノチング処理によって選択的に除去している。
したがって、半導体装置のパターン形成にあたって、従
来例のような複雑な工程からなるレジストプロセスを用
いる必要がなくなり、このレジストプロセスが不要とな
る結果、半導体製造プロセスを簡素化することができる
。また、このことにより、工程数が低減したうえ、全て
の工程がドライプロセスとなるので、パターン欠陥の発
生が抑制されて低減されるばかりか、形成される微細パ
ターンの寸法精度の向上を有効に図ることができ
来例のような複雑な工程からなるレジストプロセスを用
いる必要がなくなり、このレジストプロセスが不要とな
る結果、半導体製造プロセスを簡素化することができる
。また、このことにより、工程数が低減したうえ、全て
の工程がドライプロセスとなるので、パターン欠陥の発
生が抑制されて低減されるばかりか、形成される微細パ
ターンの寸法精度の向上を有効に図ることができ
第１図（ａ）〜（ｃ）は本発明に係るノずターン形成方
法を手順に従って示す半導体装置の工程断面図であり、
第２図（ａ）〜（ｃ）は従来方法を示す半導体装置の工
程断面図である。。 図における符号１は半導体基板、２は被加工膜、３はド
ーピングパターン、Ｓは紫外光である。
法を手順に従って示す半導体装置の工程断面図であり、
第２図（ａ）〜（ｃ）は従来方法を示す半導体装置の工
程断面図である。。 図における符号１は半導体基板、２は被加工膜、３はド
ーピングパターン、Ｓは紫外光である。
Claims (1)
- （１）主表面に被加工膜が形成された半導体基板をドー
ピング材料中に配置し、かつ、フォトマスクを介して前
記被加工膜の表面に紫外光を照射する処理により、前記
被加工膜にドーピング材料が溶け込んでなるドーピング
パターンを直接的に形成する工程と、 反応性イオンエッチング処理により、前記被加工膜に形
成されたドーピングパターン部分のみを前記半導体基板
の主表面から選択的に除去する工程と からなることを特徴とする半導体装置のパターン形成方
法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63142238A JPH0228321A (ja) | 1988-06-09 | 1988-06-09 | 半導体装置のパターン形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63142238A JPH0228321A (ja) | 1988-06-09 | 1988-06-09 | 半導体装置のパターン形成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0228321A true JPH0228321A (ja) | 1990-01-30 |
Family
ID=15310646
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63142238A Pending JPH0228321A (ja) | 1988-06-09 | 1988-06-09 | 半導体装置のパターン形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0228321A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2024050799A (ja) * | 2016-09-08 | 2024-04-10 | グッドリッチ コーポレイション | 導電性光半導体コーティングの装置及び方法 |
-
1988
- 1988-06-09 JP JP63142238A patent/JPH0228321A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2024050799A (ja) * | 2016-09-08 | 2024-04-10 | グッドリッチ コーポレイション | 導電性光半導体コーティングの装置及び方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4724219A (en) | Radiation melting of semiconductor surface areas through a remote mask | |
| CN101167018A (zh) | 曝光方法和工具 | |
| JPH05127369A (ja) | レジスト材料 | |
| CN112034678B (zh) | 一种修补光罩的方法 | |
| JP2002023390A (ja) | 半導体素子の感光膜パターンの形成方法 | |
| JP2003167354A (ja) | 光パターニングにより無機透明材料を加工する光加工装置及び光加工方法 | |
| JPS6049630A (ja) | 半導体装置の製造方法 | |
| US5260235A (en) | Method of making laser generated I. C. pattern for masking | |
| JPH01157530A (ja) | 半導体装置の製造方法 | |
| JPH01157531A (ja) | 半導体装置の製造方法 | |
| JPH0251224A (ja) | 不純物の注入方法 | |
| JPS6376332A (ja) | 半導体装置の製造方法 | |
| JPH09148306A (ja) | ウエハの微細加工法およびそれに用いる装置 | |
| JPS62219525A (ja) | 光照射エツチング法 | |
| JP3271093B2 (ja) | パターン形成方法及びパターン形成装置 | |
| JPS63304250A (ja) | 微細レジストパタ−ンの形成方法 | |
| KR100219399B1 (ko) | 반도체용 포토마스크제조방법 | |
| WO1999063406A1 (en) | Silver based photomasks | |
| JPS5596681A (en) | Method of fabricating semiconductor device | |
| JP2538935B2 (ja) | レジスト現像方法 | |
| JPS6116521A (ja) | レジスト膜除去方法 | |
| JPS63307450A (ja) | レジストパタ−ンの形成方法 | |
| JP2004109592A (ja) | フォトマスクおよびその製造方法 | |
| JPS62219520A (ja) | レジストパタ−ンの形成方法 | |
| JPS58196022A (ja) | 半導体装置の製造方法 |