JPS6049630A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS6049630A JPS6049630A JP58156469A JP15646983A JPS6049630A JP S6049630 A JPS6049630 A JP S6049630A JP 58156469 A JP58156469 A JP 58156469A JP 15646983 A JP15646983 A JP 15646983A JP S6049630 A JPS6049630 A JP S6049630A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor substrate
- resist film
- ultraviolet rays
- heating
- speed
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
- H10P50/00—Etching of wafers, substrates or parts of devices
Landscapes
- Photosensitive Polymer And Photoresist Processing (AREA)
- Drying Of Semiconductors (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
発明の技術分野
本発明は、紫外線照射、Ｘ線照射、電子ビーム照射、イ
オン・ビーム照射等でパターンが形成されるレジスト膜
をマスクとして種々の加工を行なう半導体装置の製造方
法の改良に関する。
オン・ビーム照射等でパターンが形成されるレジスト膜
をマスクとして種々の加工を行なう半導体装置の製造方
法の改良に関する。
従来技術と問題点
一般に、半導体装置を製造する際、パターニングされた
レジスト膜をマスクとして下地のエツチングを行なう工
程は不可欠といって良い。
レジスト膜をマスクとして下地のエツチングを行なう工
程は不可欠といって良い。
また、マスクとして使用されたレジスト膜ば、工程終了
後、直ちに、或いは、全面に露光処理を施した後、適当
な剥Ｍｌｉ溶液に浸漬して半導体基体から剥１ｉ１１ｔ
するか、例えば酸素プラズマにさらして除去することが
行なわれている。
後、直ちに、或いは、全面に露光処理を施した後、適当
な剥Ｍｌｉ溶液に浸漬して半導体基体から剥１ｉ１１ｔ
するか、例えば酸素プラズマにさらして除去することが
行なわれている。
然し乍ら、Ｉｌ、’ｌ Ｉ’！Ｉｔ ／ａ液に浸漬する
方法は、廃液処理に面倒な問題が存在すると共にレジス
トの種類やパターン形成の条件に依っては＃、ｌ＋ ｑ
＋ｔに著しく時間がかかる等の欠点がある。
方法は、廃液処理に面倒な問題が存在すると共にレジス
トの種類やパターン形成の条件に依っては＃、ｌ＋ ｑ
＋ｔに著しく時間がかかる等の欠点がある。
また、酸素プラズマにさらす方法６才前記ｆｆ１ｌｌ
ｌ１ｉｌｔ熔液に浸漬する方法に於ける問題は全て解消
され、そして、実施が容易であるから、現在、多用され
ているが、プラズマに依って半導体基板に損傷が発生す
る旨の新たな問題が存在する。即ち、プラズマ中にレジ
スト膜を有する半導体基体を配置すると、プラズマ中の
荷電粒子が半導体基体表面に衝撃を加え、場合に依って
は、回復不能な損傷を与える。
ｌ１ｉｌｔ熔液に浸漬する方法に於ける問題は全て解消
され、そして、実施が容易であるから、現在、多用され
ているが、プラズマに依って半導体基板に損傷が発生す
る旨の新たな問題が存在する。即ち、プラズマ中にレジ
スト膜を有する半導体基体を配置すると、プラズマ中の
荷電粒子が半導体基体表面に衝撃を加え、場合に依って
は、回復不能な損傷を与える。
発明の目的
本発明は、使用済みのレジスト膜を除去するに際し、酸
素プラズマを用いた場合と同様に容易に実施することが
でき、しかも、半導体基体が損傷を受けることがないよ
うにした半導体装置の製造方法を提供する。
素プラズマを用いた場合と同様に容易に実施することが
でき、しかも、半導体基体が損傷を受けることがないよ
うにした半導体装置の製造方法を提供する。
発明の構成
本発明の半導体装置の製造方法では、レジスト膜を有す
る半導体基体を酸化雰囲気中に配置し、該半導体基体を
加熱しつつ前記レジス１」簗に紫外線を照射して灰化除
去することを基本的な特徴とし、また、前記加熱された
半導体基体の温度は６０ 〔℃〕以上であることを特徴
とし、これに依り、半導体基体に損傷を与えることなく
レジスト膜の灰化除去を行なうことが可能である。尚、
ここに於ける紫外線は、波長が約４００（ｎｍ）以下で
ある光を指すものとする。
る半導体基体を酸化雰囲気中に配置し、該半導体基体を
加熱しつつ前記レジス１」簗に紫外線を照射して灰化除
去することを基本的な特徴とし、また、前記加熱された
半導体基体の温度は６０ 〔℃〕以上であることを特徴
とし、これに依り、半導体基体に損傷を与えることなく
レジスト膜の灰化除去を行なうことが可能である。尚、
ここに於ける紫外線は、波長が約４００（ｎｍ）以下で
ある光を指すものとする。
発明の実施例
第１図は本発明を実施する装置の一例を表わす要部説明
図である。
図である。
図に於いて、１は反応室、ＩＡば酸素の供給管、１Ｂは
排気管、ＩＣは合成石英の窓、２Ｇ、１半導体基体を載
置する基台、３し才基台２に内蔵された加ｐ４５ 用ヒ
ータ、４しく電子ビーム・レジスＩ］ＺであるＰＭＭΔ
（ポリメチルメククリレ−１・）股を有する半導体基体
、５ば例えば低圧水銀ランプからの紫外線をそれぞれ示
している。尚、前記ＰＭＭＡ膜の厚さは１（ｌ１ｍ）程
度であって良い。
排気管、ＩＣは合成石英の窓、２Ｇ、１半導体基体を載
置する基台、３し才基台２に内蔵された加ｐ４５ 用ヒ
ータ、４しく電子ビーム・レジスＩ］ＺであるＰＭＭΔ
（ポリメチルメククリレ−１・）股を有する半導体基体
、５ば例えば低圧水銀ランプからの紫外線をそれぞれ示
している。尚、前記ＰＭＭＡ膜の厚さは１（ｌ１ｍ）程
度であって良い。
この装置に於いて、排気管ＩＢから排気しつつ供給管Ｉ
Ａから酸素を供給し、加熱用ヒータ３に依り半導体基体
４を加熱しつつ窓ＩＣから紫外線５を照射するとＰＭ
Ｍ Ａ ［９は灰化除去される。
Ａから酸素を供給し、加熱用ヒータ３に依り半導体基体
４を加熱しつつ窓ＩＣから紫外線５を照射するとＰＭ
Ｍ Ａ ［９は灰化除去される。
尚、半導体基体４に照射される紫外線に１、低圧水銀ラ
ンプから放射される光をフィルタ或いは波匡選枳性があ
るミラーを１ｆｆｌずことに依り、約２００〜３００（
ｎｍ）程度の波長としである。
ンプから放射される光をフィルタ或いは波匡選枳性があ
るミラーを１ｆｆｌずことに依り、約２００〜３００（
ｎｍ）程度の波長としである。
第２図は前記のようにしてＰＭＭΔ膜を剥離した場合の
剥離速度を表わす線図であり、横軸に半導体基体の温度
（”Ｃ）を、縦軸に剥離率Ｃｔｔｍ１分〕をそれぞれ採
っである。尚、比較の為、他のレジストについてのデー
タも示してあり、ＯＭＲは東京応化製のフォト・レジス
ト、ＡＺはアゾプレー１・・シブレイ社〔米国〕製のフ
ォト・レジストである。
剥離速度を表わす線図であり、横軸に半導体基体の温度
（”Ｃ）を、縦軸に剥離率Ｃｔｔｍ１分〕をそれぞれ採
っである。尚、比較の為、他のレジストについてのデー
タも示してあり、ＯＭＲは東京応化製のフォト・レジス
ト、ＡＺはアゾプレー１・・シブレイ社〔米国〕製のフ
ォト・レジストである。
このデータを得た条件としては、反応室１内の酸素圧が
６．６ｘｌ ０４ ＣＰａ）（Ｐａ ：パスカルー７．
５Ｘ１０−３（Ｔｏｒｒ））、酸素流量が５０（Ａ／分
〕である。
６．６ｘｌ ０４ ＣＰａ）（Ｐａ ：パスカルー７．
５Ｘ１０−３（Ｔｏｒｒ））、酸素流量が５０（Ａ／分
〕である。
図から判るように、半導体基体４の温度が低いと剥離速
度は小さいが、加熱することに依り剥離速度は急増し、
特に、温度が約６０（’ｃ）以上で大きくなることが看
取される。尚、ＰＭＭＡ以外のレジストについても、同
じ傾向にあることが理解される。
度は小さいが、加熱することに依り剥離速度は急増し、
特に、温度が約６０（’ｃ）以上で大きくなることが看
取される。尚、ＰＭＭＡ以外のレジストについても、同
じ傾向にあることが理解される。
第３図はＭＯＳダイオードのゲート電極を形成するに際
し、ＯＭＲからなるレジスト膜を用いてバターニングし
、工程終了後、本発明を適用して前記レジスト膜の除去
を行なった場合のデータを例示する線図であり、横軸に
ＭＯＳダイオードのブレイク・ダウン電圧を、縦軸に試
料の数（ゲート数）をそれぞれ採っである。
し、ＯＭＲからなるレジスト膜を用いてバターニングし
、工程終了後、本発明を適用して前記レジスト膜の除去
を行なった場合のデータを例示する線図であり、横軸に
ＭＯＳダイオードのブレイク・ダウン電圧を、縦軸に試
料の数（ゲート数）をそれぞれ採っである。
（ａ）ばレジスト膜の剥離に直接の関係はないが比較の
為に挙げたデータであり、真空中で温度を１３０（”Ｃ
）として３０ 〔分〕の熱処理をした場合を示し、（１
））は本発明を実施した場合、即ち、紫外線を照射しつ
つ温度を１３０（”Ｃ）として３０ 〔分〕の熱処理を
した場合を示し、（Ｃ）は従来技術を実施した場合、即
ち、エネルギを１５０ 〔Ｗ〕、圧力を１００（Ｐａ）
とした酸素プラズマ中に１０ 〔分〕間さらした場合で
ある。
為に挙げたデータであり、真空中で温度を１３０（”Ｃ
）として３０ 〔分〕の熱処理をした場合を示し、（１
））は本発明を実施した場合、即ち、紫外線を照射しつ
つ温度を１３０（”Ｃ）として３０ 〔分〕の熱処理を
した場合を示し、（Ｃ）は従来技術を実施した場合、即
ち、エネルギを１５０ 〔Ｗ〕、圧力を１００（Ｐａ）
とした酸素プラズマ中に１０ 〔分〕間さらした場合で
ある。
図から判るように、従来の酸素プラズマ中に於けるレジ
スト剥離では、ＭＯＳダイオードは損傷を受けるので、
そのブレイク・ダウン電圧は大幅に低下するが、本発明
を適用した場合には、損傷は殆どない為、ブレイク・ダ
ウン電圧の低下は無視できるほど小さい。
スト剥離では、ＭＯＳダイオードは損傷を受けるので、
そのブレイク・ダウン電圧は大幅に低下するが、本発明
を適用した場合には、損傷は殆どない為、ブレイク・ダ
ウン電圧の低下は無視できるほど小さい。
また、レジスト中に金属、例えばＮ ａ ＋ Ｋ ａ
＋Ｆｅ、Ｎｉ等、或いはイオン注入された元素、例えば
Ａｓ、Ｂ等が含まれている場合には、酸化雰囲気中にハ
ロゲン或いはハロゲン化水素を混入すると高速の灰化除
去を行なうことができ、この際のハロゲン或いはハロゲ
ン化水素の混入割合は５〜９５〔％〕の範囲で選択する
と良い。
＋Ｆｅ、Ｎｉ等、或いはイオン注入された元素、例えば
Ａｓ、Ｂ等が含まれている場合には、酸化雰囲気中にハ
ロゲン或いはハロゲン化水素を混入すると高速の灰化除
去を行なうことができ、この際のハロゲン或いはハロゲ
ン化水素の混入割合は５〜９５〔％〕の範囲で選択する
と良い。
尚、本発明では、照射する紫外線の波長として特に約１
５０〜３００（ｎｍ）の範囲を選択することに依り充分
な効果を得ることができる。
５０〜３００（ｎｍ）の範囲を選択することに依り充分
な効果を得ることができる。
発明の効果
本発明の半導体装置の製造方法では、レジスト膜を有す
る半導体基体を酸化雰囲気中に配置し、該半導体基体を
加熱しつつ前記レジスＩ・膜に紫外線を照射して灰化除
去するようにしているので、従来の酸素プラズマ中でレ
ジストを剥離するのと異なり、半導体基体が損傷される
程度は極めて少なく、また、レジストの剥離速度も、特
に、半導体基体の温度を６０（’Ｃ）以上とすることに
依り、実用上充分な速さを得ることができる。更にまた
、本発明に於いても、酸素プラズマを用いた場合の効果
、例えば廃液処理の問題がない等の効果がある点では同
様である。
る半導体基体を酸化雰囲気中に配置し、該半導体基体を
加熱しつつ前記レジスＩ・膜に紫外線を照射して灰化除
去するようにしているので、従来の酸素プラズマ中でレ
ジストを剥離するのと異なり、半導体基体が損傷される
程度は極めて少なく、また、レジストの剥離速度も、特
に、半導体基体の温度を６０（’Ｃ）以上とすることに
依り、実用上充分な速さを得ることができる。更にまた
、本発明に於いても、酸素プラズマを用いた場合の効果
、例えば廃液処理の問題がない等の効果がある点では同
様である。
第１図は本発明を実施する装置の一例を表わす要部説明
図、第２図は半導体基体を加熱した場合のレジスト剥離
率を説明する為の線図、第３図は本発明をＭＯＳダイオ
ードに適用した場合に損傷がないため耐圧が低下しない
ことを説明する為の線図である。 図に於いて、１は反応室、ＩＡは酸素の供給管、ＩＢは
排気管、ＩＣは合成石英の窓、２は半導体基体を載置す
る基台、３は基台２に内蔵された加ｆｉ用ヒータ、４ば
電子ビーム・レジスト膜であるＰＭＭＡ膜を有する半導
体基体、５は例えば低圧水銀ランプからな紫外線である
。 特許出願人 富士通株式会社 代理人弁理士 相 谷 昭 司 代理人弁理士 渡 邊 弘 − （ｕｌｕ＋７ｕｕｒｆ） 幼ｉ＄ｉＨ ブレイク・グラノミ圧（ □−「１− ５ Ｖ）
図、第２図は半導体基体を加熱した場合のレジスト剥離
率を説明する為の線図、第３図は本発明をＭＯＳダイオ
ードに適用した場合に損傷がないため耐圧が低下しない
ことを説明する為の線図である。 図に於いて、１は反応室、ＩＡは酸素の供給管、ＩＢは
排気管、ＩＣは合成石英の窓、２は半導体基体を載置す
る基台、３は基台２に内蔵された加ｆｉ用ヒータ、４ば
電子ビーム・レジスト膜であるＰＭＭＡ膜を有する半導
体基体、５は例えば低圧水銀ランプからな紫外線である
。 特許出願人 富士通株式会社 代理人弁理士 相 谷 昭 司 代理人弁理士 渡 邊 弘 − （ｕｌｕ＋７ｕｕｒｆ） 幼ｉ＄ｉＨ ブレイク・グラノミ圧（ □−「１− ５ Ｖ）
Claims (1)
- 【特許請求の範囲】 （１，ルジスト膜を有する半導体基体を酸化雰囲気中に
配置し、該半導体基体を加熱しつつ前記レジスト膜に紫
外線を照射して灰化除去する工程が含まれてなることを
特徴とする半導体装置の製造方法。 （２）前記加熱された半導体基体の温度が６０（”Ｃ）
以上であることを特徴とする特許請求の範囲第１項記載
の半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58156469A JPS6049630A (ja) | 1983-08-29 | 1983-08-29 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58156469A JPS6049630A (ja) | 1983-08-29 | 1983-08-29 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS6049630A true JPS6049630A (ja) | 1985-03-18 |
Family
ID=15628425
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58156469A Pending JPS6049630A (ja) | 1983-08-29 | 1983-08-29 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6049630A (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6251225A (ja) * | 1985-08-30 | 1987-03-05 | Hitachi Ltd | 光化学反応方法 |
| JPS62186536A (ja) * | 1986-02-12 | 1987-08-14 | Fujitsu Ltd | 光励起エッチング法 |
| US4687544A (en) * | 1985-05-17 | 1987-08-18 | Emergent Technologies Corporation | Method and apparatus for dry processing of substrates |
| JPS63160229A (ja) * | 1986-12-23 | 1988-07-04 | Orc Mfg Co Ltd | フオトレジスト除去装置 |
| JPH01189653A (ja) * | 1988-01-25 | 1989-07-28 | Dainippon Printing Co Ltd | フォトマスクの製造方法 |
| JPH0249425A (ja) * | 1987-08-28 | 1990-02-19 | Toshiba Corp | 有機化合物膜の除去方法及び除去装置 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS503958A (ja) * | 1972-08-18 | 1975-01-16 |
-
1983
- 1983-08-29 JP JP58156469A patent/JPS6049630A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS503958A (ja) * | 1972-08-18 | 1975-01-16 |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4687544A (en) * | 1985-05-17 | 1987-08-18 | Emergent Technologies Corporation | Method and apparatus for dry processing of substrates |
| JPS6251225A (ja) * | 1985-08-30 | 1987-03-05 | Hitachi Ltd | 光化学反応方法 |
| JPS62186536A (ja) * | 1986-02-12 | 1987-08-14 | Fujitsu Ltd | 光励起エッチング法 |
| JPS63160229A (ja) * | 1986-12-23 | 1988-07-04 | Orc Mfg Co Ltd | フオトレジスト除去装置 |
| JPH0249425A (ja) * | 1987-08-28 | 1990-02-19 | Toshiba Corp | 有機化合物膜の除去方法及び除去装置 |
| JPH01189653A (ja) * | 1988-01-25 | 1989-07-28 | Dainippon Printing Co Ltd | フォトマスクの製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3879027B2 (ja) | イオン注入後にフォトレジストを除去するための処理方法 | |
| US4659650A (en) | Production of a lift-off mask and its application | |
| JPS60115222A (ja) | 微細パタ−ン形成方法 | |
| JPH04159718A (ja) | ハロゲン化物質使用の銅エッチング工程 | |
| JPH0822945A (ja) | 半導体装置の製造方法 | |
| JPS6049630A (ja) | 半導体装置の製造方法 | |
| JPS5933830A (ja) | ドライエツチング方法 | |
| JPH0757995A (ja) | レジストパターン形成方法 | |
| JP2543947B2 (ja) | 微細パタ―ンの形成方法 | |
| JPS62187345A (ja) | レジスト処理方法 | |
| JPS6376438A (ja) | パタ−ン形成方法 | |
| JPS62245634A (ja) | ポジ型レジスト膜の除去方法とその装置 | |
| JPS6315240A (ja) | パタ−ニング方法及びレジスト | |
| JP2722491B2 (ja) | レジスト処理方法 | |
| JPS6376332A (ja) | 半導体装置の製造方法 | |
| JPS6236668A (ja) | アツシング方法 | |
| JPS63237527A (ja) | レジスト剥離方法 | |
| JP3139718B2 (ja) | レジストの除去方法 | |
| JPS61141133A (ja) | 微細パタ−ン形成法 | |
| JPH0322425A (ja) | フォトマスク製造方法 | |
| JPS63215040A (ja) | レジストのハ−ドニング方法 | |
| JPS6116521A (ja) | レジスト膜除去方法 | |
| JP2623672B2 (ja) | エッチング加工方法 | |
| JP2000347406A (ja) | レジストパターン形成方法及び半導体装置の製造方法 | |
| JPS60110124A (ja) | 微細パタ−ン加工方法 |