JPH0228340A - 半導体チップの実装方法 - Google Patents

半導体チップの実装方法

Info

Publication number
JPH0228340A
JPH0228340A JP63142181A JP14218188A JPH0228340A JP H0228340 A JPH0228340 A JP H0228340A JP 63142181 A JP63142181 A JP 63142181A JP 14218188 A JP14218188 A JP 14218188A JP H0228340 A JPH0228340 A JP H0228340A
Authority
JP
Japan
Prior art keywords
semiconductor chip
metal
resin paste
connection
insulating substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP63142181A
Other languages
English (en)
Other versions
JP2541284B2 (ja
Inventor
Toshio Matsuzaki
松崎 壽夫
Hiroaki Toshima
博彰 戸島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP63142181A priority Critical patent/JP2541284B2/ja
Publication of JPH0228340A publication Critical patent/JPH0228340A/ja
Application granted granted Critical
Publication of JP2541284B2 publication Critical patent/JP2541284B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/50Bond wires
    • H10W72/541Dispositions of bond wires
    • H10W72/5445Dispositions of bond wires being orthogonal to a side surface of the chip, e.g. parallel arrangements
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/90Bond pads, in general
    • H10W72/931Shapes of bond pads
    • H10W72/932Plan-view shape, i.e. in top view

Landscapes

  • Wire Bonding (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概要〕 本発明は、接続用電極パッドを有する半導体チップを、
フェースダウンで直接耐熱絶縁基板に載置、接続する実
装方法に関し、 従来のような接続用金属突起(以下「バンプ」という。
)を形成することなく、ANアルミニウム)電極パッド
を有する大多数の半導体チップでのフェースダウン実装
を実現することを目的とし、半導体チップを載置するた
めの耐熱絶縁基板の表面に設けた該半導体チップとの接
続用金属パターン表面に、樹脂ペーストを印刷形成する
工程と、該樹脂ペーストを未硬化としたまま、金属球を
該樹脂ペーストに付着固定させる工程と、該樹脂ペース
トを硬化させた後、該半導体チップの接続用電極パッド
面を該耐熱絶縁基板の表面に対向させる工程と、 該金属球の位置と該半導体チップの接続用電極パッド位
置とを互いに合わせる工程と、該接続用電極パッドと該
金属球とを、加圧及び加熱によって互いに接続する工程
と によって構成する。
[産業上の利用分野] 本発明は、ハイブリッドIC、サーマルヘッド等に応用
される半導体チップの実装方法に関する。
近年、半導体製造技術は急速に進歩を遂げ、半導体チッ
プはより大規模化、かつより高密度化しつつある。
技術の高度化に伴った前述のような変化が、半導体チッ
プが小型化しつつあるにもかかわらず、外部接続用の電
極パッドを増加させた。
上述のような多数の電極パッドを有する半導体チップを
用い、かつ量産技術的見地から従来の例に劣るところの
ない実装方法が求められ、既存の技術を根本的に改良す
る必要が生じてきた。
[従来の技術] 従来、最も一般的に用いられている方法とじてワイヤボ
ンディング実装法がある。
この方法は第4図(a)及び第4図(b)に示すように
、耐熱絶縁基板1表面に載置した半導体チップ7上の接
続用電極パッド21と該耐熱絶縁基板1表面に具備した
接続用金属パターン22との間をボンディングワイヤ4
1により接続するものである。
ところがこの方法は、前述の技術的進展を背景に改良が
なされ、第5図(a)および第5図(b)のフェースダ
ウンによる新しい方法が開発された。
フェースダウンにより半導体チップを直接基板に載置、
接続する方法としては、「フリップチップ実装法」が最
も一般的に採られてきた。
この方法は、フェースダウンにより載置すべき半導体チ
ップ7に予めバンプ42を設け、半導体チップ側バンプ
42位置と耐熱絶縁基板1面の接続用金属パターン22
位置とを互いに合わせた後、加圧及び加熱によって実装
するものであった。
しかし最近は、 1)基板面の半導体チップの接続用電極パッド位置にあ
らかじめ透孔を設け、半導体チップを載置して後透孔に
導電性樹脂を流し込み固化させるもの(特開昭59−1
88955号公報記載の発明)、 2)バンプを、半導体チップを載置すべき回路基板とは
異なる絶縁0体基板上に形成し、これをツールで半導体
チップ側に移し取るもの(特開昭61−50339号公
報記載の発明)及び、3)回路基板面の接続用金属パタ
ーン上の半導体チップを載置すべき位置に予めバンプを
印刷形成し、さらにバンブ上に導電性樹脂層を設けて半
導体チップを実装するもの(特開昭61−94330号
公報記載の発明) 等、種々の方法で改良がなされてきている。
〔発明が解決しようとする課題〕
バンプを形成する従来のフリップチップ実装法には以下
に掲げる利点がある。
1)第4図のように、ワイヤボンディングに比べて実装
エリア9が小さくて済む。
2)基板上の接続用金属パターン22を設けるべき位置
は、半導体チップ7の外周に限定されることなく該半導
体子ツブ7の占める領域なら自由に選択しうる。
3)1回の位置合わせで同時に全ての結線ができ、より
作業の能率化が見込める。
4)ワイヤボンディングに比べて機械的接続の信頼性に
優れている。
ところが、 1)接続用電極パッドを存する大多数の半導体チップは
利用できないという欠点 があり、かつ 2)バンプを半導体チップ側に予め設けなければならな
い という技術的困難が生じていた。
一方で、バンプ形成を改良しようとした公知の王者には
、共通した欠点として、量産技術として実地に応用する
際の技術的困難を挙げることができる。
個別に説明を加える。
まず、特開昭59−188955号公報記載の発明では
、基板の接続用金属パターンと接続用電極バッド両者に
接触しているのは、導電性樹脂である。
ところで導電性樹脂は、樹脂自体には導電性はなく、樹
脂中に金属微粒子を混入することによって導電性を得て
いるものであるために、接続部の電気抵抗が大きくなる
それだけでなく、接続用電極パッドを有する半導体チッ
プの大多数は、接続用電極パッド母材としてAI (ア
ルミニウム)を用いており、空気中の酸素によりAI電
極パッド表面に酸化膜の自然形成が不可避となる。
この為に、接続用電極パッドとの接続は、実際には酸化
膜を通してであり、安定した接触は得られない。
つまり、 3)電気的接続の信顛性に問題がある。
加えて導電性樹脂自体の粘性の為に封止せねばならない
部分に気泡が入るという不具合が生じる。
また特開昭61−50339号公報記載の発明では、バ
ンプの形成が著しく困難である。
すなわち、別に用意した絶縁体基板上に設けた4)金属
突起の形成が面倒である上、転写する工程が技術的に著
しく困難である。
詳述すれば、該公知例では金属突起の形成には電解メツ
キ法を用いている。
このとき、メツキ用電極をなす金属膜を形成した後、絶
縁膜を該金属膜上に形成する手段によっている。
しかし、該金属膜は金属突起形成後、剥離し易いもので
あるとともにある程度の強度を有しておらねばならない
この条件を満足するように均衡をとることは、極めて困
難である。
また、金属突起の形成はフォトリソグラフィの複雑な工
程、すなわち洗浄〜蒸着〜レジスト塗布〜マスクパター
ン形成〜現像という一連の工程によらねばならないため
、なおさら面倒になる。
以上のように、原理的あるいは実験的には利用可能であ
っても、量産に実地に応用する上では極めて問題が多い
一方、特開昭61−94330号公報記載の発明では、
バンブを印刷等の方法で回路基板上に形成し、更にこの
ハンプ上の極小範囲に導電性樹脂を少量形成せねばなら
ない。
つまり、この方法を利用すれば、 5)二つの印刷を重ねて正確に行なうことが必須要件に
なるが、これは現状では、印刷技術的に極めて困難な課
題である。
本発明は、以上述べてきた類似の公知例の欠点1)〜5
)すべての克服を課題としている。
すなわち、フリップチップ実装の有している最大の利点
としてすでに述べてきた「省スペース、高密度な実装を
、能率よく可能ならしめる。」という点を承継した上で
、従来利用できなかった大多数の半導体チップを利用し
た技術的容易なフェースダウンボンディングを、電気的
接続の信顛性を向上させつつ実現しようとするものであ
る。
〔課題を解決するための手段〕
第1図(a)〜(d)参照。
このような課題を解決するために、半導体チップ7を載
置するための耐熱絶縁基板1の表面に設けた該半導体チ
ップ7との接続用金属パターン22表面に、樹脂ペース
ト3を印刷形成する工程と、該樹脂ペースト3を未硬化
としたまま、金属球4を該樹脂ペースト3に付着固定さ
せる工程と、該樹脂ペースト3を硬化させた後、該半導
体チップ7の接続用電極パッド21面を該耐熱絶縁基板
1の表面に対向させる工程と、 該金属球4の位置と該半導体チップ7の接続用電極バッ
ド21位置とを互いに合わせる工程と、該接続用電極パ
ッド21と該金属球4とを、加圧及び加熱によって互い
に接続する工程と、によって半導体チップ7を実装する
[作用〕 本発明では、半導体チップを載置するための耐熱絶縁基
板の表面に設けた該半導体チップとの接続用金属パター
ン上に樹脂ペーストを印刷形成する。
該樹脂ペースト上に付着した金属球は、後にその高さを
一定とし、更に後には基板面の接続用金属パターンと半
導体チップ側電極パ・ノド両者に直に接触し、加圧及び
加熱によって、金属相互を実質的に接続するものである
従って導電性樹脂に起因する接続の問題は解消されるこ
ととなる。
一方実際の製造工程を考えても、面倒なフォトリソグラ
フィの工程によらずとも、ハンプの代わりを成す物を極
めて容易に形成でき、しかも、従来の方法の利点を損な
う所がない。
〔実施例] 以下、図面に従って本発明の一実施例について説明する
第1図(a)参照。
99.5χのアルミナを素材とした耐熱絶縁基板1を用
い、Ta−N抵抗膜、N iCr/^U導体膜を、DC
マグネトロンスパッタにより全面形成する。
次に、フォトリソプロセスを用いて、Ta−N抵抗膜、
NiCr/Au導体パターンを形成する。この時半導体
装載置される部分は、半導体ペアチ・ノブパターンに対
応した接続用金属パターン22として形成する。
第1図(b)参照。
この後、該耐熱絶縁基板1上の半導体チップ7側電極パ
ツド21に接続すべき位置に樹脂ペースト3としてポリ
イミドベースのAg(ill)導電性樹脂ペーストラ3
25メツシユのステンレスマスクを用いて印刷形成する
第1図(c)参照。
接続部材をなす金属球4には、AI (アルミニウム)
との親和を考え、^U(金)を用いた。
50〜60μmφのAu (金)を素材として用いた金
属球4を該耐熱絶縁基板1上に散布し導電性樹脂ペース
ト3上に付着させた後、不要な金属球4を揺動落下させ
る。
金属球4自体の重量は極めて軽いものであり、しかも導
電性樹脂ペースト3の粘度は、多少の揺れで金属球4が
落下しない程度に十分である。
ゆえに、付着させた金属球4を残しつつ余分な球を除去
することは、揺動の程度で調和をとれば容易に可能であ
る。
また、導電性樹脂ペースト3の印刷面積は、金属球4−
個分しか付着しえない程度に形成が十分可能である。
よって、金属球4は必要分だけ所定の位置に付着するこ
ととなる。
こうして第1図(c)のようになった該耐熱絶縁基板1
を、金属球4が付着した状態で、導電性樹脂ペースト3
を硬化させるべく150°Cで1時間、300 ’Cで
1時間加熱する。
第2図参照。
該耐熱絶縁基板1上導電性樹脂ペースト3を用いて付着
した金属球4の高さを一定にするために、平行調整用ツ
ール8により金属球4表面を±5μmの精度で該耐熱絶
縁基板1上の接続用金属パターン22表面と平行調整用
ツール8との接続用電極パッド21との間隔51が約5
0μmになるように加圧する。
第1図(d)、及びその部分拡大図である第3図参照。
間隔51が一定となった金属球4の付着した耐熱絶縁基
板工をホットプレート6上で350°C〜400°Cに
加熱する。
一方、圧着ツール5も350°C〜400°Cに加熱し
ておく。
該耐熱絶縁基板1面上の接続用金属パターン22と半導
体チップ7側接続用電極パッド21パターンにて両者別
個に位置合わせを行い、位置合わせ終了後に互いに対向
させた耐熱絶縁基板1と半導体チップ7とを、該半導体
チップ7の平行度±5μmを保ったまま、接続用電極パ
ッド21一箇所について100g〜300gの圧力にて
加圧接着する。
以上本発明を実施例により説明したが、本発明の方法に
よれば、バンプを具備せねばフリップチップ実装できな
いという従来法の欠点を克服でき、加えて従来のフリッ
プチップ実装法が有していた利点を何等損なう事もない
上、電気的接続の信頼性も十分に向上できる。
なお、本発明は本発明の趣旨に従い、特に該金属球4の
付着に関して種々の変形が可能である。
例えば、金属球4の材質をAu (金)以外のものとし
でもよいし、樹脂ペースト3として銅ペースト、銀ペー
スト、金ペースト等自由に選んで利用しうる。
さらに、上記実施例では、樹脂ペースト3として導電性
樹脂ペーストを用いたが、本発明はこれに限定されず、
例えば樹脂ペースト3により金属球4が接続用電極パッ
ド21と直に接触することが確実ならば、該樹脂ペース
ト3は絶縁性のペーストを用いてもよい。
同様に、耐熱絶縁基板1にはガラス等の他の耐熱絶縁素
材を用いてもよい。
また、半導体チップ7の実装に際し、超音波を併用して
も良い。
〔発明の効果〕
以上説明したように本発明によれば、従来のフリップチ
ップ実装を改良しようとした方法に比べて、電気的接続
の信頼性も十分である。
つまり本発明では、本質的に接続部材をなすのは金属球
であり、樹脂は金属球を付着させる糊料として利用する
にすぎない。
よって、導電性樹脂ペーストに起因した電気抵抗や電気
的接続の不具合の問題は解消された。
また金属球と接続用電極パッド及び接続用金属パターン
とは、加熱と加圧によって金属の拡散を起こさせ本質的
な金属相互の接続を得る構成になっている。
一方、製造工程を見ても、従来例でバンプ、またはその
代わりをなす物を形成するために用いていたフォトリソ
グラフィの複雑な工程、すなわち洗浄〜蒸着〜レジスト
塗布〜マスクパターン形成〜現像という一連の工程は一
切不要となる。
それとともに、バンプを正確に印刷したうえ、さらにバ
ンプ上に正確に導電性樹脂ペーストを印刷しなければな
らないという面倒もない。
以上考え合わせ、本発明は極めて容易にフェースダウン
ボンディング法による半導体の実装を可能にし、フリッ
プチップ実装の応用範囲が拡大する。
よって製造コスト面でも利益が大きい。
しかも従来使用できなかった大多数の半導体チップが従
来法の利点を損なうことなくまた、同等特別な事前処理
を施さすとも容易な製造工程を通じて利用できることど
なった。
【図面の簡単な説明】
第1図(a)〜(d)は、本発明の実施例に則した工程
説明図(側面図)、 第2図は、平行調整工程の拡大説明図(側面図)、 第3図は、基板と半導体チップとの接続部の拡大説明図
(側面図)、 第4図(a)〜(b)は、ワイヤボンディング実装法の
説明図(上面図(a)及び側面図(b))、第5図(a
)〜(b)は、フリップチップ実装法の説明図(上面図
(a)及び側面図(b))である。 耐熱絶縁基板 接続用電極パッド 接続用金属パターン 樹脂ペースト(4電性) 金属球 ボンディングワイヤ バンプ(接続用金属突起) 圧着ツール ホットプレート 半導体チップ 平行調整用ツール 実装エリア である。 ビl 往leWg電オ如マーノド 67r−ブトプレート 7、+導4本ナヴア 千竹匪贅工程−拡欠説明図 (イvIl1図) 早 図 基才反と午埠ホ拳、テップと、才饗縫郡(4劉面図)茅 デ 去y陀工、リア ワイヤホ゛ンディング濱装法nil明(上面図(σ)と
41道1δ(bす茅 図

Claims (1)

  1. 【特許請求の範囲】 接続用電極パッド(21)を有する半導体チップ(7)
    を、耐熱絶縁基板(1)の表面に、フェースダウンで直
    接載置する実装方法において、 半導体チップ(7)を載置するための耐熱絶縁基板(1
    )の表面に設けた該半導体チップ(7)との接続用金属
    パターン(22)表面に、樹脂ペースト(3)を印刷形
    成する工程と、 該樹脂ペースト(3)を未硬化としたまま、金属球(4
    )を該樹脂ペースト(3)に付着固定させる工程と、 該樹脂ペースト(3)を硬化させた後、該半導体チップ
    (7)の接続用電極パッド(21)面を該耐熱絶縁基板
    (1)の表面に対向させる工程と、 該金属球(4)の位置と該半導体チップ(7)の接続用
    電極パッド(21)位置とを互いに合わせる工程と、 該接続用電極パッド(21)と該金属球(4)とを、加
    圧及び加熱によって互いに接続する工程と、を有する半
    導体チップ(7)の実装方法。
JP63142181A 1988-06-09 1988-06-09 半導体チップの実装方法 Expired - Lifetime JP2541284B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP63142181A JP2541284B2 (ja) 1988-06-09 1988-06-09 半導体チップの実装方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63142181A JP2541284B2 (ja) 1988-06-09 1988-06-09 半導体チップの実装方法

Publications (2)

Publication Number Publication Date
JPH0228340A true JPH0228340A (ja) 1990-01-30
JP2541284B2 JP2541284B2 (ja) 1996-10-09

Family

ID=15309259

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63142181A Expired - Lifetime JP2541284B2 (ja) 1988-06-09 1988-06-09 半導体チップの実装方法

Country Status (1)

Country Link
JP (1) JP2541284B2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1997033313A1 (en) * 1996-03-06 1997-09-12 Matsushita Electric Industrial Co., Ltd. Semiconductor device and process for producing the same
US6103551A (en) * 1996-03-06 2000-08-15 Matsushita Electric Industrial Co., Ltd. Semiconductor unit and method for manufacturing the same
US7363704B2 (en) 2004-07-15 2008-04-29 Fujitsu Limited RFID tag and method of manufacturing RFID tag

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62154746A (ja) * 1985-12-27 1987-07-09 Casio Comput Co Ltd 電子部品の接合方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62154746A (ja) * 1985-12-27 1987-07-09 Casio Comput Co Ltd 電子部品の接合方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO1997033313A1 (en) * 1996-03-06 1997-09-12 Matsushita Electric Industrial Co., Ltd. Semiconductor device and process for producing the same
US6103551A (en) * 1996-03-06 2000-08-15 Matsushita Electric Industrial Co., Ltd. Semiconductor unit and method for manufacturing the same
US6452280B1 (en) 1996-03-06 2002-09-17 Matsushita Electric Industrial Co., Ltd. Flip chip semiconductor apparatus with projecting electrodes and method for producing same
US7363704B2 (en) 2004-07-15 2008-04-29 Fujitsu Limited RFID tag and method of manufacturing RFID tag

Also Published As

Publication number Publication date
JP2541284B2 (ja) 1996-10-09

Similar Documents

Publication Publication Date Title
EP1445995B1 (en) Method of mounting an electronic component on a circuit board and system for carrying out the method
US5813115A (en) Method of mounting a semiconductor chip on a wiring substrate
JP2003007918A (ja) 回路装置の製造方法
JP2003347352A (ja) 不導体接着材によって基板にicチップをボンディングする方法、および、この方法により形成されたアセンブリ
JP2003007916A (ja) 回路装置の製造方法
JPH0521523A (ja) 半導体装置実装用基板
JP2003007922A (ja) 回路装置の製造方法
JP2003007917A (ja) 回路装置の製造方法
JPH0228340A (ja) 半導体チップの実装方法
JPH0521519A (ja) 半導体装置
JPH0223623A (ja) 電極の形成方法
JPH02163950A (ja) 半導体装置の実装体およびその実装方法
JPH09306231A (ja) 導電性微粒子及び基板
JPH063821B2 (ja) 両面保護コート型tab用テープキャリア
JPS63168028A (ja) 微細接続構造
JP7617853B2 (ja) 電子部品の製造方法
JPS6347943A (ja) 電子部品の接続方法
JP2762958B2 (ja) バンプの形成方法
JP3027171B2 (ja) 電気回路部材
JP3553246B2 (ja) Icカード用icモジュールの製造方法、icモジュールの製造方法
JP2663658B2 (ja) 半導体素子実装基板の製法
JPH1187605A (ja) 半導体装置及びその製造方法
JPH06103701B2 (ja) 半導体装置の実装体
JP2002009110A (ja) 半導体装置
JPH0327542A (ja) 半導体装置の実装構造