JPH02284202A - 相補型コンピュータ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〈産業上の利用分野〉 本発明は、逐次演算型中央演算処理装置（以下では単に
ＣＰＵと称する）とファジィ推論装置との間で、互いに
データの交換を行わせる相補型コンピュータに関する。

〈従来の技術〉 従来において使用されていたコンピュータは、処理速度
の要求に応じて、１つ、または２つ以上のＣＰＵを設け
、入力されたデータに対する処理を行うと共に、その処
理結果を外部に送出する構成が用いられていた。

また経験則に基づくデータを処理する必要がある場合に
は、ファジィ推論を行うファジィ推論装置が使用されて
いた。

〈発明が解決しようとする課題〉 上記のＣＰＵを使用したコンピュータは、命令コードを
逐次読み出しては、その命令コードに対応する処理を行
うことから、ＣＰｔＪに導かれる命令コードが、ノイズ
等の影響により誤ったコードとなった場合には、ＣＰＵ
が回復不能な暴走状態に陥る可能性があるため、その動
作の信頬性には常に不安が伴っていた。また入力された
データが、経験則に基づく処理を要求するような、曖昧
な性質を持つデータである場合には、その処理に多大な
演算が必要となるため、演算速度が遅くなるという問題
があった。

一方、ファジィ推論装置を用いて、微分、あるいは積分
等の数学的演算を行わせようとする場合には、そのハー
ドウェアの構成が極めて複雑、かつ大掛かりになるとい
う問題が生じていた。

本発明は上記課題を解決するため創案されたものであり
、その目的は、装置の規模の増大を招くことなく、多様
な処理を高速に行うことのできる信頼性の高い相補型コ
ンピュータを提供することにある。

〈課題を解決するための手段〉 上記課題を解決するため本発明の相補型コンピュータは
、 観測対象からのデータの処理を行うことによって、制御
対象に対する制御出力の送出を行うＣＰＵと、 観測対象からのデータに対するファジィ推論を行うこと
によって、制御対象に対する操作値の出力を行うファジ
ィ推論装置とを備え、 逐次演算型中央演算処理装置とファジィ推論装置とに、
互いのデータの交換を行わせる構成を採用する。

〈作用〉 非常停止等の安全性に関わるデータの処理、および曖昧
さを伴うデータの処理、および高速処理が要求されるデ
ータの処理については、ファジィ推論装置によって、そ
の処理を行わせ、微分、積分等の数学的処理については
、その処理をＣＰＵによって行わせると共に、ファジィ
推論装置により行われる処理過程において、数学的処理
が必要となったときには、処理すべきデータをＣＰＵに
送出し、その処理結果をＣＰＵから得る。またＣＰＵ側
の処理過程において、曖昧さの処理、あるいは非常停止
等の処理の必要が生じたときには、処理すべきデータを
ファジィ推論装置に送出し、そのデータに基づく処理を
行わせる。

〈実施例〉 第１図は本発明の一実施例の電気的構成を示すブロック
線図である。

図において、キーボード、スイッチ、センサ等により構
成された観測対象１１からのデジタル出力は、入力用の
データラッチ回路等によって構成されたデジタル入力回
路１２を介して、ＣＰＵ１４に導かれており、観測対象
１１からのアナログ出力は、Ａ／Ｄ変換器等によって構
成されたアナログ入力回路１３を介して、ＣＰＵ１４に
導かれている。

そしてＣＰＵ１４からの出力は、Ｒ５−２３２等の通信
回線、ラッチ回路等によって構成されたデジタル出力回
路１５、およびＤ／Ａ変換器等により構成されたアナロ
グ出力回路１６に送出されており、アナログ出力回路１
６からのアナログ信号、デジタル出力回路１５からのデ
ジタル出力は、外部記憶装置、ＣＲＴ表示装置、アクチ
ュエータ、およびリレー等からなる制御対象１７に送出
されている。

またファジィ推論装置２０例の構成も上記と同様の構成
となっており、観測対象１１からのデータは、デジタル
入力回路１８、アナログ入力回路１９を介して導かれ、
制御対象１７に対しては、デジタル出力回路２１、アナ
ログ出力回路２２を介して、その出力が送出されている
。

そしてＣＰＵ１４とファジィ推論装置２０とは、データ
の交換のため、データ線１４ｂによって双方向性に接続
されると共に、データの交換の要求を示すコントロール
出力１４ａ　、２０ａが、それぞれから相手側に送出さ
れている。また観測対象１１と制御対象１７とは、双方
向性の接続となっている。

以上の構成からなる本発明の一実施例の動作について以
下に説明する。

キーボード等からの数値データは、デジタル入力回路１
２を介してＣＰＵ１４に与えられ、数学的な処理が行わ
れた後、デジタル出力回路１５を介して制御対象１７に
送出され、ＣＲＴ表示装置に表示されたり、あるいはア
ナログ出力回路１６を介して制御対象エフに送出され、
アクチュエータを動作させる。

その処理に速度が要求されないアナログデータについて
は、アナログ入力回路１３を介してＣＰＵ１４に導かれ
、その処理が行われた後、アナログ出力回路１Ｇを介し
て制御対象１７に与えられる。またそのデータが、記録
する必要のあるデータ、あるいは数値として表示する必
要のあるデータの場合には、デジタル出力回路１５を介
して、制御対象１７であるＣＲＴ表示装置、あるいは外
部記憶装置等に送出される。

観測対象１１から出力され、速度、あるいは角度等を示
すデータであって、その処理に曖昧さの伴った処理が必
要となるデータ、および高速処理を必要とするアナログ
データは、アナログ入力回路１９を介してファジィ推論
装置２０に導かれ、ファジィ推論に基づく処理が行われ
た後、アナログ出力回路２２を介して、制御対象１７に
、与えられる。

また非常停止等の安全性に関するデータは、デジタル入
力回路１８を介してファジィ推論装置２０に導かれ、そ
の処理結果は、デジタル出力回路２１を介して、制御対
象１７に与えられる。

上記動作において、ＣＰＵ１４に導かれるアナログ入力
回路１３からのデータに関するファジィ推論が必要とな
ったときには、そのデータを、データ線１４ｂを介して
ファジィ推論装置２０に送出すると共に、コントロール
出力１４ａによってファジィ推論を行わせる指示を与え
る。

指示が与えられたファジィ推論装置２０は、データ線１
４ｂによって導かれたデータに対するファジィ推論を行
い、その推論結果である操作値を、データ線１４ｂを介
して、ＣＰＵ１４に送出する。ＣＰＵ１４は、その操作
値を制御対象１７に送出して表示させると共に、アナロ
グ出力回路１６を介して制御対象１７に出力する。

またファジィ推論の過程において、数学的処理の必要が
生じた場合には、コントロール出力２０ａによって、Ｃ
ＰＵ１４に数学処理の指示を行うようにとの指示を与え
ると共に、処理すべきデータをデータ線１４ｂによりＣ
ＰＵ１４に送出する。ＣＰＵ１４の側では、導かれたデ
ータの数学的処理を行った後、処理結果をデータ線１４
ｂによりファジィ推論装置２０に送出する。

またアナログ入力回路１９を介して導かれたデータに対
し、ファジィ推論装置２０によって行われた推論結果で
ある操作値を記録したり表示したりする場合には、コン
トロール出力２０ａによって、ＣＰＵ１４に対するデー
タの送出があることを指示すると共に、データ線１４ｂ
を介して、推論結果をＣＰＵ１４に送出する。ＣＰＵ１
４は、データ線１４ｂによって導かれたデータを、制御
対象１７に送出し、表示と記憶とを行わせる。

またファジィ推論装置２０は、ＣＰＵ１４が暴走してい
ないかどうかを監視するため、一定の時間間隔毎に、コ
ントロール出力２０ａを用いて、予め設定されたデータ
をＣＰＵ１４より送出させる指示を与える。

そして送出されるデータが設定されたデータであるとき
には、ＣＰＵ１４が暴走していないと判定し、データが
異なったり、あるいは送出きれないときには、ＣＰＵ１
４が暴走しているとして、デジタル出力回路２１を介し
てその旨を知らせる信号を制御対象１７に送出すると共
に、ＣＰＵ１４に対して、リセット処理、あるいはトラ
ップ処理を行わせることにより、暴走によって生じる非
常事態の回避を行う。

なお本発明は上記実施例に限定されず、１つのＣＰＵ１
４を設けた構成について説明したが、その他の個数とし
て、例えば２つ等のＣＰＵを設けた構成とすることが可
能である。

〈発明の効果〉 本発明に係る相補型コンピュータは、逐次演算型中央演
算処理装置とファジィ推論装置とを備えた構成とすると
共に、逐次演算型中央演算処理装置とファジィ推論装置
との間にデータの交換を行わせているため、それぞれの
装置は、それぞれに適した処理のみを行うこととなるの
で、様々なデータの処理を、装置の大型化を招くことな
く高速に行うことが可能になると共に、ファジィ推論装
置には暴走が生じないことから、信頼性を高めることが
可能となっている。

【図面の簡単な説明】

第１図は本発明の一実施例の電気的構成を示すブロック
線図である。 １４・・・逐次演算型中央演算処理装置２０・・・ファ
ジィ推論装置

Claims (1)

【特許請求の範囲】
1. （１）観測対象からのデータの処理を行うことによって
   、制御対象に対する制御出力の送出を行う逐次演算型中
   央演算処理装置と、 前記観測対象からのデータに対するファジィ推論を行う
   ことによって、前記制御対象に対する操作値の出力を行
   うファジィ推論装置とを備え、前記逐次演算型中央演算
   処理装置と前記ファジィ推論装置とに、互いのデータの
   交換を行わせることを特徴とする相補型コンピュータ。