JPH02284232A - Computer system - Google Patents
Computer systemInfo
- Publication number
- JPH02284232A JPH02284232A JP1106769A JP10676989A JPH02284232A JP H02284232 A JPH02284232 A JP H02284232A JP 1106769 A JP1106769 A JP 1106769A JP 10676989 A JP10676989 A JP 10676989A JP H02284232 A JPH02284232 A JP H02284232A
- Authority
- JP
- Japan
- Prior art keywords
- information
- pieces
- directions
- direction use
- reverse order
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 claims abstract description 5
- 238000010586 diagram Methods 0.000 description 6
- 241000282330 Procyon lotor Species 0.000 description 1
- 230000007123 defense Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000000717 retained effect Effects 0.000 description 1
Landscapes
- Input From Keyboards Or The Like (AREA)
- Devices For Executing Special Programs (AREA)
Abstract
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、順序付けられた不定個の情報を保持し、双
方向にその要素に対して順次処理を行う計免1システム
に関する。DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to a planning system that holds an undefined number of ordered pieces of information and sequentially processes its elements in both directions.
(従来の技術〕
第2図は、従来のこの種の計算別システムにおける情報
と構造の関係を示す模式図である。図において、情報と
41I造の相互の保持関係を矢印で、情報と41造の基
本的単位を点線で示す。また、構造を示す四角形の中の
点は、保持できる情報の数を表している。(Prior Art) Fig. 2 is a schematic diagram showing the relationship between information and structure in a conventional calculation system of this type. The basic units of structure are shown by dotted lines.The dots inside the rectangles represent the number of information that can be held.
第2図(A)において、21は情報、22はその情報を
保持しているv4造を示している。In FIG. 2(A), 21 indicates information, and 22 indicates a v4 structure that holds the information.
v4造22は、それ自身も1つの情報となるので、中央
の構造22について見てみると、自分が保持している情
報21のほか、左右2つの構造22を情報として保持し
ていることになる。すなわち、(A>の例では、それぞ
れの構造22が3つの情報を保持しており、正順、逆順
共に同一の構造を利用するように構成されている。The v4 structure 22 itself is a piece of information, so if you look at the central structure 22, you will find that in addition to the information 21 it holds, it holds the two structures 22 on the left and right as information. Become. That is, in the example of (A>), each structure 22 holds three pieces of information, and the same structure is used in both forward and reverse order.
第2図(B)は、2つの情報を保持することができる構
造23を3つ組み合わせた場合の構成例である。この例
は、本質的には(A>と同様であるが、正順と逆順で利
用する構造が異なる。FIG. 2(B) shows a configuration example in which three structures 23 capable of holding two pieces of information are combined. This example is essentially the same as (A>, but the structure used in forward and reverse order is different.
【発明が解決しようとする課題)
ところで、従来のこの種の計峰ホシステムにおいては、
2つの情報を保持する構造が一般的であるため、上記(
A)の構成では既存のシステムに適用することが難しい
という問題点があった。[Problem to be solved by the invention] By the way, in this type of conventional system,
Since a structure that holds two pieces of information is common, the above (
The problem with configuration A) is that it is difficult to apply to existing systems.
一方、上記(B)の構成では保持する情報の数の約3(
8の数の構造を必要とするうえ、崩成上、正順か逆順か
により順次処理の速度が原理的に等しくなくなるため、
片方向の順次処理の速度を低下させなければならず、処
理の高速化が難しいという問題点があった。On the other hand, in the configuration (B) above, the number of retained information is approximately 3 (
In addition to requiring a number structure of 8, the speed of sequential processing is theoretically not equal depending on whether the order is forward or reverse order.
There is a problem in that the speed of sequential processing in one direction must be reduced, making it difficult to speed up the processing.
この発明は、2つの情報を保持する構造の数を必要最低
限とし、双方向共に等しく高速で処理できるようにした
計算はシステムを提供することを目的とする。An object of the present invention is to provide a computation system that minimizes the number of structures that hold two pieces of information and can process both directions equally at high speed.
(課題を解決するための手段)
上記課題を解決するため、この発明に係わる計Qはシス
テムにJ3いては、2つの情報を保持することができる
M4造を、1つの情報に対して正順、逆順用にそれぞれ
独立して設けている。(Means for Solving the Problems) In order to solve the above problems, the total Q according to the present invention has a J3 structure that can hold two pieces of information in the correct order for one piece of information. , are provided independently for reverse order.
(作用)
1つの情報に対して、2つの構造が接続されることにな
るので、正順、逆順共に構造の数及び配列が等しくなる
。したがって、順次処理が行われる際、正順、逆順共に
それぞれ等しい速度で処理することができる。(Operation) Since two structures are connected to one piece of information, the number and arrangement of structures are the same in both forward and reverse order. Therefore, when sequential processing is performed, processing can be performed at the same speed in both forward and reverse order.
〔実施例]
以下、この発明に係わる計鈴ホシスデムの一実施例を説
明する。[Example] Hereinafter, an example of the meter bell hosisdem according to the present invention will be described.
第3図は、この発明に係わる計算nシステムの一実施例
を示す構成ブロック図である。FIG. 3 is a block diagram showing an embodiment of the calculation system according to the present invention.
図において、1はデイスプレィ、2はデイスプレィをR
r制御し、各種は能に応じたウィンドウやブタなどを表
示させるデイスプレィ制御部、3はコマンドや文字など
の入力を行うキーボード、4はポインティングデバイス
であるマウス、5はキボード3及びマウス4から入力さ
れた命令やブタなどの入出力制御を行うキーボード/マ
ウス制御部、6は各種処理を実行するためのプログラム
や、上記情報及び構造を構成するデータなどが格納され
るディスク、7はディスク6におけるブタの入出力を制
御するディスク制御部、8はシステムの基本的な動作を
管理するオペレーティングプログラムや、キーボード3
及びマウス4から入力された命令やデータなどが格納さ
れる主メモリ、9は上記キーボード/マウス制御部5か
ら入力された指示に接続するプログラムによって、シス
テム全体の制御を行うと其に、所定のFjR処哩を行う
cpu (中央処理装置)であり、前記ディスク7に格
、納された各種データは、主メモリ8に読み込まれた後
、このCPU9によりアクセスされる。また、10はシ
ステムバスである。In the figure, 1 is the display, 2 is the display
3 is a keyboard for inputting commands and characters, 4 is a mouse which is a pointing device, and 5 is an input from keyboard 3 and mouse 4. A keyboard/mouse control unit that controls the input/output of commands and controls, 6 is a disk in which programs for executing various processes, data constituting the above information and structure, etc. are stored; 7 is a disk in disk 6; 8 is the operating program that manages the basic operations of the system, and the keyboard 3 is the disk controller that controls the input and output of the pig.
and a main memory 9 in which commands and data inputted from the mouse 4 are stored, and 9 controls the entire system by a program connected to instructions inputted from the keyboard/mouse control section 5. This is a CPU (central processing unit) that performs FJR processing, and various data stored on the disk 7 is read into the main memory 8 and then accessed by the CPU 9. Further, 10 is a system bus.
第1図は、上)ホした計算nシステムにおける情報と構
造の関係を示す模式図である。この発明では、第1図に
示すように、2つの情報を保持することができる@造1
1及び12を、1つの情報11に対して、正順、逆順用
にそれぞれ独立して設け、順次処理の際には、それぞれ
別の構造を利用するように構成されている。したがって
、双方向のjも1次98狸の速度が原理的に等しくなる
。また、順次処理を行う際には、初めに正順か逆順かに
より利用する構造を選択したならば、その次の構造は一
意に決定されるため、正順か逆順かということを伝達す
る必要がない。なお、第1図において正順、逆順はどの
方向に設定してもよい。FIG. 1 is a schematic diagram showing the relationship between information and structure in the calculation system mentioned above. In this invention, as shown in FIG.
1 and 12 are provided independently for forward order and reverse order for one piece of information 11, and different structures are used for sequential processing. Therefore, in principle, the speed of the first-order 98 raccoon for j in both directions is the same. Also, when performing sequential processing, if the structure to be used is first selected depending on whether it is in forward or reverse order, the next structure is uniquely determined, so it is necessary to communicate whether it is in forward or reverse order. There is no. Note that in FIG. 1, the forward order and reverse order may be set in any direction.
上述した構造に対して、新たな情報を追加したり、ある
いは既に設定されている情報を削除するには、情報を挿
入する間隙及び削除する情報を保持するjI4造が、正
順、逆順いずれの方向からでも特定できることが必要で
ある。例えば、構造を順序数により特定する場合は、全
情報の数からその順序数を減算し、他方の順序数を求め
るようにすればよい。To add new information to the above-mentioned structure or delete information that has already been set, the gap for inserting information and the structure that holds the information to be deleted must be placed in either forward or reverse order. It is necessary to be able to identify it even from the direction. For example, when specifying a structure by an ordinal number, the ordinal number may be subtracted from the total number of information to obtain the other ordinal number.
(発明の効果)
以上説明したように、この弁明に係わる計算はシステム
においては、2つの情報が保持可能な構造を、1つの情
報に対して正順、逆順用に独立して設け、正順、逆順共
に構造の数及び配列が等しくなるようにしたため、2つ
の情報を保持する構造の数を必要最低限としながら、双
方向共に等しい速度で高速に処理を行うことが可能とな
る。(Effects of the Invention) As explained above, in the calculation related to this defense, in the system, a structure capable of holding two pieces of information is provided independently for forward order and reverse order for one piece of information. Since the number and arrangement of structures are the same in both the reverse order and the reverse order, it is possible to perform high-speed processing at the same speed in both directions while minimizing the number of structures that hold two pieces of information.
第1図はこの発明に係わる計算別システムにおける情報
とt〜造の関係を示ず模式図、第2図(A>、<8>は
従来のこの種の計算機システムにおける情報と構造の関
係を示す模式図、第3図はこの発明に係わる計算機シス
テムの一実施例を示す構成ブロック図である。
11.21・・・情報、12.13.22.23・・・
構造、1・・・デイスプレィ、3・・・キーボード、4
・・・マウス、6・・・ディスク、8・・・主メモリ、
9・・・CPU(中央98理装冒)。
(A)Figure 1 is a schematic diagram showing the relationship between information and structures in a computer system according to the present invention, and Figure 2 (A>, <8>) shows the relationship between information and structure in a conventional computer system of this type. The schematic diagram shown in FIG. 3 is a configuration block diagram showing an embodiment of a computer system according to the present invention. 11.21... Information, 12.13.22.23...
Structure, 1...Display, 3...Keyboard, 4
... Mouse, 6... Disk, 8... Main memory,
9...CPU (Chuo 98 Risousen). (A)
Claims (1)
報に対して順次処理を行う計算機システムにおいて、 2つの情報が保持可能な構造を、1つの情報に対して正
順、逆順用に独立して設けたことを特徴とする計算機シ
ステム。[Claims] In a computer system that holds an undefined amount of ordered information and sequentially processes the information in both directions, A computer system characterized by being provided independently for forward and reverse orders.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1106769A JPH02284232A (en) | 1989-04-26 | 1989-04-26 | Computer system |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1106769A JPH02284232A (en) | 1989-04-26 | 1989-04-26 | Computer system |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02284232A true JPH02284232A (en) | 1990-11-21 |
Family
ID=14442115
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1106769A Pending JPH02284232A (en) | 1989-04-26 | 1989-04-26 | Computer system |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02284232A (en) |
-
1989
- 1989-04-26 JP JP1106769A patent/JPH02284232A/en active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0334844B1 (en) | Virtual processor techniques in a multiprocessor array | |
| JPS6334490B2 (en) | ||
| JP2002108837A (en) | Computer system and its control method | |
| JPS6342293B2 (en) | ||
| JPS61141001A (en) | Structure diagnosis system of process control system | |
| JPH025104A (en) | Arithmetic processing unit | |
| JP2006515446A (en) | Data processing system with Cartesian controller that cross-references related applications | |
| JPH0241522A (en) | Function arithmetic processor | |
| Wing | Data system design considerations for a pseudo-steady-state device | |
| JPH02108150A (en) | Parallel decentralized processor of computer | |
| JPH04138582A (en) | Single instruction type parallel computer | |
| JPS6349834A (en) | Managing system for knowledge having coverage | |
| JPH03148730A (en) | Process queue processing system | |
| JPH0398125A (en) | Microprogram loading system | |
| JPH0355646A (en) | Data storage circuit | |
| JPH02230326A (en) | Pipe line information processor | |
| JPS63108448A (en) | Input/output request control system | |
| JPH03100853A (en) | Inter-processor communication system | |
| JPH0334031A (en) | Exclusive controller for queue file | |
| JPH0273420A (en) | Semiconductor disk device | |
| JPS6343782B2 (en) | ||
| JPS62143176A (en) | Vector register access control system | |
| JPS62160530A (en) | Data processor | |
| JPH01232421A (en) | Bus control circuit | |
| JPS63233429A (en) | Additional processor control system |