JPH02284232A - 計算機システム - Google Patents
計算機システムInfo
- Publication number
- JPH02284232A JPH02284232A JP1106769A JP10676989A JPH02284232A JP H02284232 A JPH02284232 A JP H02284232A JP 1106769 A JP1106769 A JP 1106769A JP 10676989 A JP10676989 A JP 10676989A JP H02284232 A JPH02284232 A JP H02284232A
- Authority
- JP
- Japan
- Prior art keywords
- information
- pieces
- directions
- direction use
- reverse order
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 claims abstract description 5
- 238000010586 diagram Methods 0.000 description 6
- 241000282330 Procyon lotor Species 0.000 description 1
- 230000007123 defense Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000000717 retained effect Effects 0.000 description 1
Landscapes
- Input From Keyboards Or The Like (AREA)
- Devices For Executing Special Programs (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、順序付けられた不定個の情報を保持し、双
方向にその要素に対して順次処理を行う計免1システム
に関する。
方向にその要素に対して順次処理を行う計免1システム
に関する。
(従来の技術〕
第2図は、従来のこの種の計算別システムにおける情報
と構造の関係を示す模式図である。図において、情報と
41I造の相互の保持関係を矢印で、情報と41造の基
本的単位を点線で示す。また、構造を示す四角形の中の
点は、保持できる情報の数を表している。
と構造の関係を示す模式図である。図において、情報と
41I造の相互の保持関係を矢印で、情報と41造の基
本的単位を点線で示す。また、構造を示す四角形の中の
点は、保持できる情報の数を表している。
第2図(A)において、21は情報、22はその情報を
保持しているv4造を示している。
保持しているv4造を示している。
v4造22は、それ自身も1つの情報となるので、中央
の構造22について見てみると、自分が保持している情
報21のほか、左右2つの構造22を情報として保持し
ていることになる。すなわち、(A>の例では、それぞ
れの構造22が3つの情報を保持しており、正順、逆順
共に同一の構造を利用するように構成されている。
の構造22について見てみると、自分が保持している情
報21のほか、左右2つの構造22を情報として保持し
ていることになる。すなわち、(A>の例では、それぞ
れの構造22が3つの情報を保持しており、正順、逆順
共に同一の構造を利用するように構成されている。
第2図(B)は、2つの情報を保持することができる構
造23を3つ組み合わせた場合の構成例である。この例
は、本質的には(A>と同様であるが、正順と逆順で利
用する構造が異なる。
造23を3つ組み合わせた場合の構成例である。この例
は、本質的には(A>と同様であるが、正順と逆順で利
用する構造が異なる。
【発明が解決しようとする課題)
ところで、従来のこの種の計峰ホシステムにおいては、
2つの情報を保持する構造が一般的であるため、上記(
A)の構成では既存のシステムに適用することが難しい
という問題点があった。
2つの情報を保持する構造が一般的であるため、上記(
A)の構成では既存のシステムに適用することが難しい
という問題点があった。
一方、上記(B)の構成では保持する情報の数の約3(
8の数の構造を必要とするうえ、崩成上、正順か逆順か
により順次処理の速度が原理的に等しくなくなるため、
片方向の順次処理の速度を低下させなければならず、処
理の高速化が難しいという問題点があった。
8の数の構造を必要とするうえ、崩成上、正順か逆順か
により順次処理の速度が原理的に等しくなくなるため、
片方向の順次処理の速度を低下させなければならず、処
理の高速化が難しいという問題点があった。
この発明は、2つの情報を保持する構造の数を必要最低
限とし、双方向共に等しく高速で処理できるようにした
計算はシステムを提供することを目的とする。
限とし、双方向共に等しく高速で処理できるようにした
計算はシステムを提供することを目的とする。
(課題を解決するための手段)
上記課題を解決するため、この発明に係わる計Qはシス
テムにJ3いては、2つの情報を保持することができる
M4造を、1つの情報に対して正順、逆順用にそれぞれ
独立して設けている。
テムにJ3いては、2つの情報を保持することができる
M4造を、1つの情報に対して正順、逆順用にそれぞれ
独立して設けている。
(作用)
1つの情報に対して、2つの構造が接続されることにな
るので、正順、逆順共に構造の数及び配列が等しくなる
。したがって、順次処理が行われる際、正順、逆順共に
それぞれ等しい速度で処理することができる。
るので、正順、逆順共に構造の数及び配列が等しくなる
。したがって、順次処理が行われる際、正順、逆順共に
それぞれ等しい速度で処理することができる。
〔実施例]
以下、この発明に係わる計鈴ホシスデムの一実施例を説
明する。
明する。
第3図は、この発明に係わる計算nシステムの一実施例
を示す構成ブロック図である。
を示す構成ブロック図である。
図において、1はデイスプレィ、2はデイスプレィをR
r制御し、各種は能に応じたウィンドウやブタなどを表
示させるデイスプレィ制御部、3はコマンドや文字など
の入力を行うキーボード、4はポインティングデバイス
であるマウス、5はキボード3及びマウス4から入力さ
れた命令やブタなどの入出力制御を行うキーボード/マ
ウス制御部、6は各種処理を実行するためのプログラム
や、上記情報及び構造を構成するデータなどが格納され
るディスク、7はディスク6におけるブタの入出力を制
御するディスク制御部、8はシステムの基本的な動作を
管理するオペレーティングプログラムや、キーボード3
及びマウス4から入力された命令やデータなどが格納さ
れる主メモリ、9は上記キーボード/マウス制御部5か
ら入力された指示に接続するプログラムによって、シス
テム全体の制御を行うと其に、所定のFjR処哩を行う
cpu (中央処理装置)であり、前記ディスク7に格
、納された各種データは、主メモリ8に読み込まれた後
、このCPU9によりアクセスされる。また、10はシ
ステムバスである。
r制御し、各種は能に応じたウィンドウやブタなどを表
示させるデイスプレィ制御部、3はコマンドや文字など
の入力を行うキーボード、4はポインティングデバイス
であるマウス、5はキボード3及びマウス4から入力さ
れた命令やブタなどの入出力制御を行うキーボード/マ
ウス制御部、6は各種処理を実行するためのプログラム
や、上記情報及び構造を構成するデータなどが格納され
るディスク、7はディスク6におけるブタの入出力を制
御するディスク制御部、8はシステムの基本的な動作を
管理するオペレーティングプログラムや、キーボード3
及びマウス4から入力された命令やデータなどが格納さ
れる主メモリ、9は上記キーボード/マウス制御部5か
ら入力された指示に接続するプログラムによって、シス
テム全体の制御を行うと其に、所定のFjR処哩を行う
cpu (中央処理装置)であり、前記ディスク7に格
、納された各種データは、主メモリ8に読み込まれた後
、このCPU9によりアクセスされる。また、10はシ
ステムバスである。
第1図は、上)ホした計算nシステムにおける情報と構
造の関係を示す模式図である。この発明では、第1図に
示すように、2つの情報を保持することができる@造1
1及び12を、1つの情報11に対して、正順、逆順用
にそれぞれ独立して設け、順次処理の際には、それぞれ
別の構造を利用するように構成されている。したがって
、双方向のjも1次98狸の速度が原理的に等しくなる
。また、順次処理を行う際には、初めに正順か逆順かに
より利用する構造を選択したならば、その次の構造は一
意に決定されるため、正順か逆順かということを伝達す
る必要がない。なお、第1図において正順、逆順はどの
方向に設定してもよい。
造の関係を示す模式図である。この発明では、第1図に
示すように、2つの情報を保持することができる@造1
1及び12を、1つの情報11に対して、正順、逆順用
にそれぞれ独立して設け、順次処理の際には、それぞれ
別の構造を利用するように構成されている。したがって
、双方向のjも1次98狸の速度が原理的に等しくなる
。また、順次処理を行う際には、初めに正順か逆順かに
より利用する構造を選択したならば、その次の構造は一
意に決定されるため、正順か逆順かということを伝達す
る必要がない。なお、第1図において正順、逆順はどの
方向に設定してもよい。
上述した構造に対して、新たな情報を追加したり、ある
いは既に設定されている情報を削除するには、情報を挿
入する間隙及び削除する情報を保持するjI4造が、正
順、逆順いずれの方向からでも特定できることが必要で
ある。例えば、構造を順序数により特定する場合は、全
情報の数からその順序数を減算し、他方の順序数を求め
るようにすればよい。
いは既に設定されている情報を削除するには、情報を挿
入する間隙及び削除する情報を保持するjI4造が、正
順、逆順いずれの方向からでも特定できることが必要で
ある。例えば、構造を順序数により特定する場合は、全
情報の数からその順序数を減算し、他方の順序数を求め
るようにすればよい。
(発明の効果)
以上説明したように、この弁明に係わる計算はシステム
においては、2つの情報が保持可能な構造を、1つの情
報に対して正順、逆順用に独立して設け、正順、逆順共
に構造の数及び配列が等しくなるようにしたため、2つ
の情報を保持する構造の数を必要最低限としながら、双
方向共に等しい速度で高速に処理を行うことが可能とな
る。
においては、2つの情報が保持可能な構造を、1つの情
報に対して正順、逆順用に独立して設け、正順、逆順共
に構造の数及び配列が等しくなるようにしたため、2つ
の情報を保持する構造の数を必要最低限としながら、双
方向共に等しい速度で高速に処理を行うことが可能とな
る。
第1図はこの発明に係わる計算別システムにおける情報
とt〜造の関係を示ず模式図、第2図(A>、<8>は
従来のこの種の計算機システムにおける情報と構造の関
係を示す模式図、第3図はこの発明に係わる計算機シス
テムの一実施例を示す構成ブロック図である。 11.21・・・情報、12.13.22.23・・・
構造、1・・・デイスプレィ、3・・・キーボード、4
・・・マウス、6・・・ディスク、8・・・主メモリ、
9・・・CPU(中央98理装冒)。 (A)
とt〜造の関係を示ず模式図、第2図(A>、<8>は
従来のこの種の計算機システムにおける情報と構造の関
係を示す模式図、第3図はこの発明に係わる計算機シス
テムの一実施例を示す構成ブロック図である。 11.21・・・情報、12.13.22.23・・・
構造、1・・・デイスプレィ、3・・・キーボード、4
・・・マウス、6・・・ディスク、8・・・主メモリ、
9・・・CPU(中央98理装冒)。 (A)
Claims (1)
- 【特許請求の範囲】 順序付けられた不定個の情報を保持し、双方向にその情
報に対して順次処理を行う計算機システムにおいて、 2つの情報が保持可能な構造を、1つの情報に対して正
順、逆順用に独立して設けたことを特徴とする計算機シ
ステム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1106769A JPH02284232A (ja) | 1989-04-26 | 1989-04-26 | 計算機システム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1106769A JPH02284232A (ja) | 1989-04-26 | 1989-04-26 | 計算機システム |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02284232A true JPH02284232A (ja) | 1990-11-21 |
Family
ID=14442115
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1106769A Pending JPH02284232A (ja) | 1989-04-26 | 1989-04-26 | 計算機システム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02284232A (ja) |
-
1989
- 1989-04-26 JP JP1106769A patent/JPH02284232A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0334844B1 (en) | Virtual processor techniques in a multiprocessor array | |
| JPS6334490B2 (ja) | ||
| JP2002108837A (ja) | 計算機システムとその計算制御方法 | |
| JPS6342293B2 (ja) | ||
| JPS61141001A (ja) | プロセス制御システムの系構成診断方式 | |
| JPH025104A (ja) | 演算処理装置 | |
| JP2006515446A (ja) | 関連アプリケーションを相互参照するカルテシアンコントローラを有するデータ処理システム | |
| JPH0241522A (ja) | 関数演算処理装置 | |
| Wing | Data system design considerations for a pseudo-steady-state device | |
| JPH02108150A (ja) | コンピュータの並列分散処理装置 | |
| JPH04138582A (ja) | 単一命令型並列計算機 | |
| JPS6349834A (ja) | 有効範囲を有する知識の管理方式 | |
| JPH03148730A (ja) | プロセスキュー処理方式 | |
| JPH0398125A (ja) | マイクロプログラムロード方式 | |
| JPH0355646A (ja) | データ保存回路 | |
| JPH02230326A (ja) | パイプライン情報処理装置 | |
| JPS63108448A (ja) | 入出力要求制御方式 | |
| JPH03100853A (ja) | プロセッサ間通信方式 | |
| JPH0334031A (ja) | キューファイル排他制御装置 | |
| JPH0273420A (ja) | 半導体ディスク装置 | |
| JPS6343782B2 (ja) | ||
| JPS62143176A (ja) | ベクトルレジスタアクセス制御方式 | |
| JPS62160530A (ja) | デ−タ処理装置 | |
| JPH01232421A (ja) | バス制御回路 | |
| JPS63233429A (ja) | 付加プロセツサ制御方式 |