JPH02284235A - レジスタ保存方法 - Google Patents

レジスタ保存方法

Info

Publication number
JPH02284235A
JPH02284235A JP10463289A JP10463289A JPH02284235A JP H02284235 A JPH02284235 A JP H02284235A JP 10463289 A JP10463289 A JP 10463289A JP 10463289 A JP10463289 A JP 10463289A JP H02284235 A JPH02284235 A JP H02284235A
Authority
JP
Japan
Prior art keywords
register
contents
memory
context
program
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP10463289A
Other languages
English (en)
Other versions
JPH0640311B2 (ja
Inventor
Shigeki Shibayama
柴山 茂樹
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
National Institute of Advanced Industrial Science and Technology AIST
Original Assignee
Agency of Industrial Science and Technology
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Agency of Industrial Science and Technology filed Critical Agency of Industrial Science and Technology
Priority to JP1104632A priority Critical patent/JPH0640311B2/ja
Publication of JPH02284235A publication Critical patent/JPH02284235A/ja
Publication of JPH0640311B2 publication Critical patent/JPH0640311B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Executing Machine-Instructions (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 [発明の目的] (産業上の利用分野) 本発明は電子計算機システムにおいて、プログラムによ
るコンテキストの切替え時に必要なレジスタの内容を効
率的に保存することのできるレジスタ保存方式に関する
(従来の技術) 電子計算機のCPUでは、通常、計算中のデータや、そ
のプログラムの実行に必要な情報、例えば計算機の動作
状態やスタックのポインタ等を汎用または専用のレジス
タを用いて保持している。
レジスタに保持されるこれらの情報は、その時点で実行
されているプログラムの状態を再現する上で必要なもの
である。特にマルチプログラミング約等からレジスタ内
容の保存とその読出しには、レジスタ数に比例した処理
時間が掛かる。これ故、多数のレジスタを用いてプログ
ラムを実行しているような場合、コンテキストの切替え
処理に時間が掛かり、その処理速度が大幅に低下するこ
とが否めない。従って数多くの汎用レジスタを備えたマ
イクロプロセッサにとっては、コンテキストのそして、
コンテキストが再開された場合には上記メモリに格納さ
れている情報を用いてレジスタの内容を復元することで
、プログラム実行の連続性を保つことが行われる。
このようなコンテキストの切替えに伴うレジスタ内容の
保存とその読出しは、一般的にはストア・マルチプル命
令やロード・マルチプル命令等を用いたソフトウェア手
続きにより、コンテキストの切替え指令が与えられた時
に実行される。これらの命令はプログラマに対する処理
負担を軽減する上で非常に有効なものであり、比較的簡
単に実行できる。しかし一般的にはデータバス上での制
を準備しておき、コンテキストの切替え時には使用中の
レジスタとは別のレジスタを新たなコンテキストの実行
用に割り当て、これによってレジスタ内容の保存処理時
間を見掛は上なくする方式が考えられている。然し乍ら
、この方式を採用するにしても、CPUに内蔵可能なレ
ジスタ数には実質的に限りがあるので、その数を越える
複数のコンテキストを取り扱う場合には同様な問題があ
る。
しかもレジスタの数を越えるコンテキストを取り扱う場
合には、上述した例と同様にソフトウェアの助けが必要
となり、かえってソフトウェアでの処理負担が重くなっ
たり、処理速度が低下する等の不具合が生じた。更には
多数のレジスタを備えているにも拘らず、プログラミン
グ・モデルとしては限られた少数のレジスタしか使用す
ることができないので、プログラムのメモリ拳アクセス
回数が増え、この結果、その処理速度が低下する等の問
題も生じた。
一方、特開昭63−208128号公報にはCPUにレ
ジスタ退避エリアを設けておき、複数のレジスタ法が開
示されている。このような手法によれば、コンテキスト
の切替え時に先のコンテキストの実行状態を示すレジス
タ内容を非常に効果的に復元することができると云う利
点がある。
しかしレジスタ退避エリアに対してどのようにしてレジ
スタ内容を効率的に退避させておくかと云う点で、上述
した複数のレジスタを選択的に用いる場合と同様な問題
が残されている。
(発明が解決しようとする課題) このように従来にあってはコンテキストの切替えを効率
的に行うべ(、実行中のレジスタの内容を保存し、また
保存されているレジスタの内容を読出して先のコンテキ
ストの実行におけるレジスタ内容を復元再生する上で、
如何にして効率的にレジスタの内容を保存しておくかと
云う点で問題が残されている。
本発明はこのような事情を考慮してなされたもので、そ
の目的とするところは、取り扱い得るレジスタの数に事
実上制限がなく、シかもこれらのレジスタの内容を効率
的に保存してコンテキスト本発明に係るレジスタ保存方
式は、コンテキておくに際し、 コンテキストの切替えが始まる前にプログラムの実行と
並行してバックグラウンド処理にてレジスタの内容をメ
モリに保存することを特徴とするものである。
またバックグラウンド処理にてレジスタの内容がメモリ
に保存された時にセットされ、当該レジスタの内容がプ
ログラムの実行によって破壊されたときにリセットされ
るフラグを前記レジスタに付属させておき、このレジス
タに付属されたフラグを参照してフラグがセットされて
いる場合には、前記レジスタの内容のメモリへの保存を
禁止制御することで、保存が完了していないレジスタ内
容についてのみ、上記バックグラウンド処理によるレジ
スタ内容の保存処理を行わせるようにしたことを特徴と
するものである。
そしてレジスタ内容の保存が終了する以前にレジスタの
内容が破壊された時、或いは保存フラグがセットされて
いるレジスタの内容が更新された場合には、当該レジス
タに新たに格納される内容このようなレジスタ内容の保
存制御を行う本発明によれば、プログラムの実行と並行
して、例えばメモリバスの空きを検出してバックグラウ
ンド処理にてレジスタの内容を逐次保存していくことが
できるので、コンテキストの切替え時に改めてレジスタ
内容の保存処理を行う必要がなくなるので、その処理負
担を軽減することができ、またその処理時間の短縮化を
図ることが可能となる。
しかも本来のプログラムの実行に悪影響を及ぼすことな
くレジスタ内容の保存を行わせることができるので、コ
ンテキストの切替え処理に必要な処理時間を大幅に低減
することができる。
またレジスタに付属させたフラグを用いてそのレジスタ
内容の保存が完了しているか否かを表し、このフラグを
参照することで保存が行われていないレジスタの内容に
対してのみ保存処理を行うので、内容保存が完了してい
るレジスタに対する無駄な保存処理を実行することがな
くなり、その処理効率の向上を図ることが可能となる。
(実施例) ONT)7の管理の下で、メモリバス8の空きを検出し
て行われる。即ち、上記メモリ6に対するデータの書き
込みは、メモリアドレスレジスタ(MARN)9にセッ
トされたメモリアドレスに従ってメモリBに対する書き
込みアドレスを指定す図である。このCPUは基本的に
は内部バス1゜2に、例えば16個のレジスタを備えた
レジスタファイル(RF)3や算術演算ユニット(A 
L U)4等を接続して構成される。ALU4はコント
ローラ(CONT)5の制御を受け、与えられたプログ
ラムに従って上記レジスタファイル3を用いながら所定
の演算処理を実行する。
しかしてメモリ(MRY)6に対するデータの書き込み
とその読出しは、前記コントローラ5の制御を受けて動
作するメモリコントローラ(MCとにより行われる。ま
たメモリ6からのデータの読出しは、前記メモリアドレ
スレジスタ(MARって行われる。このメモリレジスタ
(MSR)11に格納されたデータを前記内部バス1,
2を介してALU4やレジスタバッファ3にデータを取
り込むことにより、前記メモリ6に書き込まれていたデ
ータを用いた情報処理が実行される。
ここでこの実施例が特徴とするところは、前記レジスタ
ファイル3に準備される複数のレジスタのそれぞれに本
発明を特徴付けるフラグをそれぞれ設け、カウンタ(C
TR)12の制御の下で前記レジスタファイル3に格納
されているデータをバックグラウンド処理にて前述した
ALU4によるプログラムの実行と並行して次々に前記
メモリ6に格納保存するようにした点にある。
このバックグラウンド処理による前記レジスタファイル
3のデータ保存は、後述するようにバックグラウンド処
理が指定されたとき、上記カウンタ12によるレジスタ
の選択指定によって当該レジスタに格納されているデー
タを前記内部バス2を介してメモリデータレジスタ(M
DRR)13に転送して格納し、同時にアドレスコント
ローラ(Aデータに従って前記メモリ6をアドレス指定
し、指定されたメモリ6のアドレスに前記メモリデータ
レジスタ(MDRR)13に格納されているデーンド保
存の機能を起動することによって行われる。
このバックグラウンド保存は、ソフトウェア的な観点か
らはプログラムの実行プロセスと同等なものであるが、
この実施例におけるバックグラウンドでのレジスタ内容
の保存プロセスは前述したプログラムの実行と並行して
ハードウェア的に制御・実行されるものとなっている。
即ち、この実施例ではユーザが自らのプログラム内でサ
ブルーチンをコールし、これによってコンテキストの切
り替えを行うようになっており、第2図に示すようにそ
のプログラムの最初でバックグラウンドでのレジスタ内
容の保存を指定するものとなっている。
つまりここではr save−background命
令」によりレジスタ内容を保存する為の前記メモリ6に
おける保存領域アドレス[5AVE−ADDRESSI
を指定する。この第2図に示す例では、汎用レジスタの
全てをデータ保存対象とするレジスタとして暗黙の内に
指定するものとなっているが、例えば商用のまた第2図
に示すソフトウェアでは、コンテキストの切り替えが行
われる前にr 5ave−iulNple命令」が与え
られ、前述したr save−background命
令」でバックグラウンド保存がなされたレジスタ以外の
レジスタに残されたデータを強制的に保存するものとな
っている。
尚、レジスタの全てに対してのバックグラウンド保存が
完了している場合には、上述したr 5ave−+*u
ltlplc命令」はr no−operation命
令」として看做される。
その後、コンテキストの切り替えによって再び制御が戻
ってきた場合には、r 1oad−IIlultipl
e命令」によって前記メモリ6に退避格納されていたレ
ジスタ内容の読出しが行われ、前記レジスタファイル3
の復元が行われる。この場合にもメモリ6に対する保存
領域アドレス[5AVE−ADDRESSI (7)指
定により、どのコンテキストのレジスタ内容を復元する
かが指定される。
次に上記第2図に示すプログラムの実行に伴う前述した
第1図に示すCPU内部回路での動作にラウンド処理に
関連する各部の動作がそれぞれ制御される。しかしてこ
のバックグラウンド処理の起動により、先ず前記r s
ave−background命令」により指定される
前記メモリ6における保存領域アドレス[5AVE−A
DDRESSコがALU4から内部バス2を介してアド
レスコントローラ(ACONT)14にセットされる。
同時にカウンタ12に対する初期化が行われ(ステップ
a)、前記レジスタファイル3に準備された複数のレジ
スタを順次指定する為のカウンタ動作が開始される。
このカウンター2により生成されるデータにレジスタフ
ァイル3のアクセスは、ALU4実行中のプログラムに
よってレジスタファイがアクセスされていない期間を利
用して行われる。
換言すればALU%によるレジスタファイル3の千 アクセスの方が、カウンター2によるレジスタイル3の
アクセスに優先して定められておりLU%はレジスタフ
ァイル3を優先的に使用所定のプログラムを実行するも
のとなっていそしてカウンター2はレジスタファイル3
の空き状態が検出されている場合にのみレジスタファイ
ル3をアクセスすることで、上述したプログラムの実行
と並行してレジスタ保存処理を起動するものとなってい
る。
しかしてカウンター2によるレジスタファイル3のアク
セスが行われると、先ずそのカウンタ値がアドレスコン
トローラ(ACONT)14に読み込まれる(ステップ
b)。同時に前記レジスタファイル3から前記カウンタ
値によって指定されるレジスタに付属して設けられてい
るフラグの情報をメモリ6への格納保存が完了している
か否かを調べる(ステップC)。即ち、レジスタに付属
してとき、或いは上記バックグラウンド処理によるレジ
スタ内容のメモリ保存が成功する以前にレジスタ内容が
破壊(更新)されたときにリセットされるもので、フラ
グ1°によりレジスタ内容の格納保存が完了したことを
示すものとなっている。
アドレスコントローラ(ACONT)14は、このよう
なフラグを参照することで当該レジスタの内容をメモリ
6に保存するか否かを制御する。ちなみにフラグが既に
“1°にセットされている場合には、そのレジスタ内容
のメモリ6への保存処理を再度行うことは全くの無駄で
あることから、フラグ1″の情報に従って当該レジスタ
内容の格納保存処理が禁止される。そして前記コントロ
ーラ5の制御の下でカウンタ12の値の更新が行わ8保 たし 3から前記カウンタ12によって指定されるレジスタの
内容が前記内部バス2を介して読出され、メモリデータ
レジスタ(MDRR)13に格納する(ステップf)。
しかしてメモリアドレスレジスタ(M A RR)15
にメモリ6に対するアドレスデータがセットさアドレス
コントローラ(ACONT)14は前LtJ4によって
指定された前記保存領域アト[5AVE−ADDRES
S] l:上記カウンタI2ニよッテされる値を加算し
、これによって求められるメモリ6のアドレス値をメモ
リアドレスレジスタ(MARR)15にセットする(ス
テップe)。つまり保存領域アドレス[5AVE−AD
DRESS]に前記カウンタ12によって指定されるレ
ジスタに対する相対アドレスを加算することでメモリ6
に対するレジスタデータ格納の為の絶対アドレスを求め
、これをメモリアドレスレジスタ(MARR)15にセ
ットする。このメモリアドレスレジスタ15へのアドレ
スデータのセットに伴い、前記レジスタファイルメモリ
コントローラ7はこのアクセス要求に対してメモリバス
8の空きを待ち、前記メモリ6への前記レジスタ内容の
書き込みを許可する。このメモリ6への前記レジスタ内
容の書き込みを行うためのアクセス要求の順位は、プロ
グラムの実行を妨げることのないように最低に設定され
る。従ってメモリバス8に空きがある場合にのみ、前記
メモリコントローラ(MCONT)7の制御の下で前記
メモリアドレスレジスタ11ARR)15によって指定
されるメモリ6のアドレスへの前記メモリデータレジス
タ(MDRR)13に格納されているレジスタ内容の書
き込みが行われる(ステップg)。
尚、このようなレジスタ内容のメモリ6への書き込みは
所定時間に亘って行われる。そしてその書き込みに成功
した場合には(ステップh)、前記コントローラ5の制
御の下でレジスタファイル3に対して保存成功の通知が
なされ、当該レジスタに付属して設けられているフラグ
が“1“にセットされる(ステップi)。その後、前述
したよ存処理を前述したカウンタ12によるレジスタの
選択指定と、指定されたレジスタに付属するフラグの値
に応じて順次繰り返して実行する。しかもプログラムの
実行と並行して、該プログラムの実行を妨げることのな
い空き時間を利用したバックグラウンド処理にてレジス
タ内容の保存処理が行われる。
一方、このようなバックグラウンド処理が実行されてい
るとき、このバックグラウンド処理とは無関係に、その
メインルーチンではプログラムの実行が行われる(ステ
ップA)。しかして前記コントローラ5ではプログラム
の実行に伴ってレジスタの内容が変更されたか否かを監
視しており(ステップB)、レジスタ内容に変更が生じ
た場合には当該レジスタに付属して設けられているフラ
グがセットされているか否かを調べている(ステップC
)。そして当該レジスタのフラグが“11である場合、
既にメモリ6に保存された内容と現にレジスタに格納さ
れている内容とに違いが生じることから、その新たな内
容をメモリ6に保存すて、つまりメモリ6への内容保存
がなされていないレジスタについてだけ、フラグ0“の
情報に−の実行過程においてバックグラウンド的に、プ
ログラムの実行によりレジスタファイル3へのアクセス
が行われていない期間や、メモリバス8の空き時間等を
利用してレジスタ内容のメモリ6への保存が行われる。
更には内容保存がなされていないレジスタに対してのみ
、或いは内容の更新があったレジスタに対してのみ、そ
の内容のメモリ6への保存が行われる。
この結果、コンテキストの切替え指示が与えられた場合
には、上述したバックグラウンド処理によってメモリ6
への内容保存が完了していないレジスタだけを前記フラ
グから調べ、このフラグによって示されるレジスタの内
容だけを前述したr 5ave−s+ultll)Ie
命令」に従って保存するだけで、その全てのレジスタ内
容を短時間に効率的に保存してしまうことが可能となる
。従ってコンテキストの切替えに伴うレジスタ内容の保
存処理を非常に効率良く実行し、その切り替え処理の高
速化を図ることが可能となる。
またこのようなレジスタ内容の保存処理によれ存すべき
レジスタの内容がさほど増大することがない。従ってレ
ジスタの数に拘らず、コンテキストの切り替え処理を効
率的に行うことが可能となる。
また従来のように複数のレジスタを選択的に用いてコン
テキストを実行するものとは異なるので、取り扱い得る
コンテキストの数に事実上制限が加わることがなく、メ
モリ6を有効に利用してコンテキストのそれぞれに対応
したレジスタ内容の保存を行うことが可能となる等の利
点がある。
尚、本発明は上述した実施例に限定されるものではない
。ここではr save−background命令」
を全ての汎用レジスタを対象として実行するものとして
説明したが、保存対象とするレジスタを指定した上でr
 save−background命令」を与えること
で、その保存対象レジスタをセレクトするようにするこ
とも可能である。また実施例ではレジスタ保存用のメモ
リアドレスレジスタ13と通常のデ二タ保存用のメモリ
アドレスレジスタIOとを別々の少なくするようにして
も良い。またレジスタファイル3からデータとフラグと
を読出し、当該フラグによってデータ保存を制御する処
理を、レジスタに対応する連想メモリを用いて行うよう
にすることも勿論可能である。また汎用レジスタを対象
としてそのレジスタ内容の保存を行うことのみならず、
コンテキストを回復するための種々のレジスタ群を対象
としてその保存処理を行っても良いことは云うまでもな
い。その他、本発明はその要旨を逸脱しない範囲で種々
変形して実施することができる。
[発明の効果] 以上説明したように本発明によれ、ば、プログラムの実
行に対してバックグラウンド処理にてレジスタの内容を
逐次保存していくので、コンテキストの切り替え時にお
けるレジスタ内容の保存処理を非常に簡単なものとし、
また実質的にその処理を不要とすることができる。これ
故、コンテキストの切り替えを非常に効率的に実行する
ことが可能となる。またフラグを用いてレジスタ内容の
【図面の簡単な説明】
図は本発明の一実施例に係るレジスタ保存方式につき示
すもので、第1図は実施例方式を適用して構成される中
央処理装置の内部構成を概略的に示す図、第2図は実施
例方式で用いられるレジスタ保存処理の為のプログラム
例を示す図、第3図は実施例方式におけるレジスタ保存
処理の手続きの流れを示す図である。 3・・・レジスタファイル(RF)、 4・・・算術演算ユニット(A L U)、5・・・コ
ントローラ(CONT)、 6・・・メモリ (MRY)、 7・・・メモリアドレスコントローラ(MCONT)1
2・・・カウンタ(CTR)、 I3・・・データレジスタ(MDRR)、14・・・ア
ドレスコントローラ(ACONT)、15・・・アドレ
スレジスタ(MARR)。 出願人 工業技術院長 飯塚幸三

Claims (3)

    【特許請求の範囲】
  1. (1)コンテキストの切替え時に、以前のコンテキスト
    の復元するに必要なレジスタの内容を予めメモリに格納
    しておくに際し、 コンテキストの切替えが始まる前にプログラムの実行と
    並行してバックグラウンド処理にてレジスタの内容をメ
    モリに保存することを特徴とするレジスタ保存方式。
  2. (2)レジスタの内容をメモリに保存するに際し、バッ
    クグラウンド処理にてレジスタの内容がメモリに保存さ
    れた時にセットされ、当該レジスタの内容がプログラム
    の実行によって破壊されたときにリセットされるフラグ
    を前記レジスタに付属させ、このレジスタに付属された
    フラグを参照してフラグがセットされているレジスタの
    内容のメモリへの保存を禁止制御することを特徴とする
    請求項(1)に記載のレジスタ保存方式。
  3. (3)フラグがセットされていないレジスタを検出する
    手段と、検出されたレジスタの内容をメモリに保存する
    手段と、メモリへの保存が成功したとき、レジスタファ
    イルに対して保存成功を通知する手段と、保存成功の通
    知がなされる前に該レジスタの内容の破壊が生じたとき
    、当該レジスタに付属するフラグのセットを禁止制御す
    る手段とを備えたことを特徴とする請求項(1)に記載
    のレジスタ保存方式。
JP1104632A 1989-04-26 1989-04-26 レジスタ保存方法 Expired - Lifetime JPH0640311B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1104632A JPH0640311B2 (ja) 1989-04-26 1989-04-26 レジスタ保存方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1104632A JPH0640311B2 (ja) 1989-04-26 1989-04-26 レジスタ保存方法

Publications (2)

Publication Number Publication Date
JPH02284235A true JPH02284235A (ja) 1990-11-21
JPH0640311B2 JPH0640311B2 (ja) 1994-05-25

Family

ID=14385823

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1104632A Expired - Lifetime JPH0640311B2 (ja) 1989-04-26 1989-04-26 レジスタ保存方法

Country Status (1)

Country Link
JP (1) JPH0640311B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7272703B2 (en) * 1997-08-01 2007-09-18 Micron Technology, Inc. Program controlled embedded-DRAM-DSP architecture and methods

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57212551A (en) * 1981-06-25 1982-12-27 Toshiba Corp Operation controller
JPS63311537A (ja) * 1987-06-15 1988-12-20 Pfu Ltd 演算処理装置
JPH01217635A (ja) * 1988-02-26 1989-08-31 Fujitsu Ltd レジスタ退避方式

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS57212551A (en) * 1981-06-25 1982-12-27 Toshiba Corp Operation controller
JPS63311537A (ja) * 1987-06-15 1988-12-20 Pfu Ltd 演算処理装置
JPH01217635A (ja) * 1988-02-26 1989-08-31 Fujitsu Ltd レジスタ退避方式

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7272703B2 (en) * 1997-08-01 2007-09-18 Micron Technology, Inc. Program controlled embedded-DRAM-DSP architecture and methods

Also Published As

Publication number Publication date
JPH0640311B2 (ja) 1994-05-25

Similar Documents

Publication Publication Date Title
US5701493A (en) Exception handling method and apparatus in data processing systems
JP2650675B2 (ja) マルチモードマイクロプロセッサにおいてプログラムを実行する方法及びオペレーティングシステム
US5125087A (en) Method of resetting sequence of access to extended memory disrupted by interrupt processing in 80286 compatible system using code segment register
US7047401B2 (en) Handling interrupts during multiple access program instructions
US5754853A (en) System for executing utility programs while preserving the state of a native operating system
JPH0619798A (ja) セレクタの値のロードを回避する方法とシステム
US5189733A (en) Application program memory management system
JP3525070B2 (ja) アクセス制御装置及びアクセス方法
JPH02284235A (ja) レジスタ保存方法
JPS6049352B2 (ja) デ−タ処理装置
JPS61184643A (ja) 仮想計算機の起動制御方式
JP4423849B2 (ja) データ保護システム、データ保護プログラム及びデータ保護方法
JPS6042495B2 (ja) 多重プログラムデ−タ処理装置の特権メモリをアクセスする方法
JP2000029690A (ja) デ―タ処理の方法および装置
JPS62120543A (ja) メモリバンクの切替方式
JPH0721766B2 (ja) Fortran入出力制御処理装置
JPH05257807A (ja) キャッシュメモリ制御装置
JPS60215250A (ja) デ−タ処理装置
JP2572435B2 (ja) デマンドページング計算機の命令実行方法
JP3127737B2 (ja) ディジタル信号処理装置
JPH0447350A (ja) 主記憶読み出し応答制御方式
JPH0567973B2 (ja)
JPS5856051A (ja) アクセス割込みによるアドレス・コンペア方式
JP2759952B2 (ja) キャッシュメモリ
JPH04638A (ja) システム立上げ方式

Legal Events

Date Code Title Description
EXPY Cancellation because of completion of term