JPH02284257A

JPH02284257A - プロセッサ間通信方式

Info

Publication number: JPH02284257A
Application number: JP10630389A
Authority: JP
Inventors: Masanobu Nakajima; 中島　正信
Original assignee: Mitsubishi Electric Corp
Current assignee: Mitsubishi Electric Corp
Priority date: 1989-04-26
Filing date: 1989-04-26
Publication date: 1990-11-21

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】〔産業上の利用分野〕この発明は、マルチプロセッサシステムにおけるプロセ
ッサ間通信方式に関するものである。

〔従来の技術〕

マルチプロセッサシステムの目的は、システムの機能を
複数のプロセッサに分割してシステム構成し各々のプロ
セッサにＪＯＢを分担実行させることによって高速処理
を行わせ、かつ、同様機能を有するプロセッサを複数配
置することによって、一部プロセッサの障害時のバック
アップを行うことによシ、システムの高信頼化を実現す
ることにある。

マルチプロセッサシステムにおいては、各フロセッサ間
の通信は必須であるが、従来、この種のものとしては、
次のようなものがあった。

第６図及び第７図は、何れも特公昭６２−３９７８９号
公報に示された従来のプロセッサ間通信方式を示す図で
あシ、第６図はマルチプロセッサシステムの構成図、第
７図はプロセッサ間通信の概要を示す。第６図において
、（１）は共有メモＩＪ　、＋２１はジョブプロセッサ
（以下ＪＯＢＰと略称する。）、（３）はファイル制御
プロセッサ、１４）は入出力制御プロセッサ（以下ＩＯ
Ｐと略称する。）、（５）は通信制御プロセッサ、（６
）は高速バス、（７）はファイル、（８）はＩｌｏのリ
ングバス、（９）は入出力装置（Ｉｌｏ　）　、すＱは
通信バッファ、ａυは他システムを示す。また、第７図
において、（９）は入出力装［（ＩｌｏＬ（イ）は通信
バッファ、■はデバイス制御テーブル、（ハ）はＩＯＰ
用プロセッサ間通信の待行列ポ・ｆンタ、（至）はＪＯ
ＢＰ用プロセッサ間通信の待行列ポインタであるＯ次に動作について説明する。第７図において、Ｉｌｏの
リングバス（８）を介して各種Ｉ１０装置を駆動及び割
込み処理などの機能を実行するＩ　ＯＰ　＋４１とＪＯ
ＢＰｔ２１との間の入出力実行制御におけるプロセッサ
間通信方式を説明する。

第７図中、実線の矢印はデータの流れを、破線の矢印は
制御信号の流れを示す。

第８図は１把プロセッサ間通信の概要を表わすフローチ
ャートである。

ユーザタスクの処理を行うＪＯＢＰ１２＞ではユーザタ
スクから発行された入出力要求マクロ命令によって、入
出力実行に必要なプロセッサ番号（以下０ＰＵＩＤと略
称する）を含む制御清報を通信バッファ（イ）に作成Ｈ
１Ｉｏｐ＋４）用プロセッサ間通信の待行列ポインタ＠
に接続しくＰＬ）、ｌ０１４）に対してプロセッサ間連
絡刷込み（Ｐ２）をかける。この後、ユーザタスクはプ
ログラム処理と入出力実行処理との同期を取るために入
出力実行処理待となり、他のタスクに制御が移る。

工ｏ　ｐ　（４）においては、Ｊ　ＯＢ　Ｐ　＋２１か
らのプロセッサ間連絡側込み（Ｐ２）を受けて、自フ゛
ロセツサへのプロセッサ間通信の待行列ポインタ（ハ）
に接続されている通信バッファ■から要求されたＩ１０
デバイス番号を取シ出し、デバイス制御テーブル（ＤＶ
ＣＢ）四によってＩｌｏ　（９１が使用中か否かを調べ
る。

Ｉｌｏ　＋９１が使用中でなければ、通信バッファ（ホ
）の制御清報からＩｌｏ　（９１に渡す入出力動作指令
及びデータを作成しくＰ３）　Ｉｌｏ　（９１に対して
起動指令を送出する。（Ｐ４）Ｉｌｏ　＋９１では入出力動作完了後Ｉ　ＯＰ　（４）
に対して入出力終了報告を返す。（Ｐ５）Ｉ　ＯＰ　ｔ４）ではＩｌｏ　（９１からの入出力終了
報告を受けて、入出力結果を通信バッファ（財）へ格納
しくＰ６）、該通信バッファｅ４をＪ　ＯＢ　Ｐ　Ｉｃ
りのプロセッサ間通信待行列ポインタ（ハ）に接続しく
Ｐ７）、Ｊ　ＯＢ　Ｐ　１２）に対して、プロ七ツサ間
通信連絡割込み（Ｐ８）をかける。

Ｉ　ＯＰ　ｔ４）からのプロセッサ間連絡側込みを受け
７’ｃ　Ｊ　ＯＢ　Ｐ　＋２１では、自プロセッサへの
プロセッサ間通信待行列ポインタ（イ）に接続されてい
る通信バッファ四を待行列からすＩノ除しくＰ９　）　
、入出力処理結果を入出力要求マクロ命令発行タスクに
リターンコードとして返し、タスクの入出力実行縫子待
状態を解除する。これによって一連のＩ１０入出力実行
側御が完結する。

マルチプロセッサシステムでは、処理能力及び信頼性の
向上を目的として、複数のＪＯＢＦを使用してシステム
を構成する場合がある。この時には、−台のＪＯＢＰの
障害によってシステム全体が動作不能になることを防ぐ
ため、障害ＪＯＢＰをシステムから切り離し、残ったＪ
ＯＢＰによってシステムを再構成し、処理を継続するプ
ロセッサ構成制御が必須となる。プロセッサの障害は一
般には処理要求に対して、一定時間以上経過しても処理
の完了報告がなされないといったタイムアウト処理など
により検出される。ここで障害のＪＯＢＰの切り離し処
理について説明する。

ｉｌｌ　　ＮＷＪＯＢＰにて実行中のタスクの処理打ち
切り。

（２）他のプロセッサから障害ＪＯＢＦに対して発行さ
れている処理要求を格納した通信バッファの削除。

（３）　　障害ＪＯＢＰから他のプロセッサに対して発
行されている処理４１水を格納した通信バッファの削除
。

（４）障害ＪＯＢＰの停止。

＋２１　、　＋３１項の処理は前述した通信バッファの
削除方法によって簡単に行うことができる。すなわち、
（２）項の処理は障害ＪＯＢＰのプロセッサ間通信要求
待行列ポインタに接続されている通信バッファを削除す
ることによって行なわれる。（３）項の処理は共有メモ
リ五に格納された通信バッファをこれまた共有メモリ上
に格納されたプロセッサ間通信要求待行列ポインタから
検索し、そこに示される要求先プロセッサ番号が、障害
ＪＯＢＰのプロセッサ番号と一致するか否かをチエツク
することによって、個々の通・１５安米が障害ＪＯＢＰ
のものか否かを容易に検出することができ、従って、障
害ＪＯＢＰの通信バッファを１ユ１」除することによっ
て可能となるＯ〔発明が解決しようとする課題〕従来のプロセッサ間通ｇ方式は以上のように構成されて
いるので、処理要求を出したプロセッサ内のタスクは、
処理要求先の処理が終了するまで侍つ必安があり、プロ
セッサ間でデータをパイプライン的に処理する１臥処理
要求先の処理が終了するまで他のプロセッサあるいはＩ
ｌｏからの入力を実行したくてもで＠ないという問題が
めった。

この発明はと記のような間覇点を解消するためになされ
たもので、処理要求元のプロセッサのタスクが処理要求
先のプロセッサへ処理を要求した後、処理要求先のプロ
セッサが異常を起こしたとしても、その処理の終了を待
たずに次の処理へ移れるプロセッサ間通信方式を提供す
るものである。

〔課吻を解決するための手段〕

この発明に係るプロセッサ間通信方式においては、処理
要求元プロセッサが通信バッファに接続した処９要求の
待行列を、処理要求先プロセッサが、要求された処理を
実行した後削除するようにし、処理要求先プロセッサの
異常時には、処理要求を他のプロセッサの待行列へ接続
し直すようにしたものである。

〔作用〕

この発明におけるシステムコントローラは、処理要求元
プロセッサから処理要求メツセージが来たとき、この処
理要求を処理要求先プロセッサの処理要求待行列へ接続
した後、処理要求元プロセッサへ処理接続完了通知を、
また処理要求先プロセッサへ処理要求メツセージを出力
する。処理要求先プロセッサから前記処理の終了メツセ
ージがきた時点で、上記処理要求を待行列から削除する
とともに、障害プロセッサを検出した場合、このプロセ
ッサに接続される処理要求を他のＩＦ常なプロセッサの
処理要求待行列に接続し直す働きを持つ０〔発明の実施例〕以下、この発明の一実施例を図について説明する。第１
図はこの発明が適用されるマルチプロセッサシステムの
ｊＡ成の一例を示すものである。第１図において、（１
）は共有メモリ、（１００）はシステムコントローラ（
以下Ｓ　ＣＭと略称する。）、（１０１）〜（１０４）
はプロセッサ（以下ＣＰＵと略称する。）、（１１０）
はＩ１０コントローラ、（１１１）、（１１２）は入出
力装置（以下Ｉ１０と略称する０　）である０第２図は
、＠１図の＃−有メモリ＋１１　ｋにタスクの数に合わ
せてシステム生成した待行列である。図において、（２
２１ａ）　、　（２２１ｂ）、　（２２２ａ　）　、　
（２２３ａ　）　、　（２２３ｂ）　、　（２２３ｃ　
）は通信バッファで、各々の内容は３分割され、最下位
桁が１の例えば（２２１ａｌ）は次通信バッファポイン
タであシ、最下位桁が２である（２２１ａ２）は前辿信
バッファポインタであり、最下位桁が３でおる（　２２
１ａ３　）は通信メツセージである。（２４１）〜（２
４４）は待行列ポインタで、同様に各々の内容は４分割
され、Ｌから最下位桁１の（２４１１）〜（２４４１）
ばＣＰＵ　ＩＤ、最下位桁２の（２４１２）〜（２４４
２）は次位行列ポインタ、最下位桁３の（２４１３）〜
（２４４３）は前待行列ポインタ、最下位桁４の（２４
１４）〜（２４４４）は先頭ｉｔ’ｄ　個バッファポイ
ンタである０（２６１）〜（２６４）は待行列ポインタ
で、同様に各々の内容は５分′Ｊｌｌされ、１から最下
位桁１の（２６１１）〜（２６４１）はメイルボックス
よりＸ最下位桁２の（２６１２）〜（２６４２）はＣＰ
Ｕ　ＩＤマツプ、最下位桁３の（２６１３）〜（２６４
３）はメツセージ数、最下位桁４の（２５１４）〜（２
６４４）はメツセージサイズ、最下位桁５の（２６１５
＞〜（２６４５）は先頭待行タリポインタである３次に
動作について説明する。本説明においては、説明をｆ簡
単にするために、プロセッサの数を４台としている。

第１図に示すような、高速バス（６）にＳＣＭ（１００
）、０ＰＵＩ（１０１）〜ＣＰ　Ｕ　４　（１０４）、
攻有メモリ（１）、工／○コントローラ（１１０）が接
続されたシステムにおいて、ＣＰＵＩ（１０１）〜ＣＰ
Ｕ４（１０４）の間でのプロセッサ間通信方式につき１
明する。

ＳＯＭ（１００）は本発明に係るノロセッサ間通信方式
の全体の制御を行うものである。まず、ＳＣＭ（１ｏＯ
）の機能につき説明する。

ＳＯＭ（１００）は各ＣＰＵへの仕事の分担を行う。

ＳＣＭ（１００）は入出力装置ｒ＜　Ｉｌｏ　（１１１
＞、（１１２）からプログラムを抗み、それを各Ｃ？ｕ
ヘコードすることによ！ｌｌ各ＣＰＬＩへの仕事の分担
金行う機能をもつ。

いま、ＣＰＵＩ（１０１）へは仕舅番Ａ了、ｃ　ｐ　Ｕ
　２　（１０２）−＼は仕４１Ｂケ、ＣＰ　Ｕ　３　（
１０３）へＶよ仕５１Ｃを、また、ＣＰＵ４（１０４）
へは何も仕事−と与えでいないものとする。ここで、仕
−ｊ！ＡはＩｌｏからの入力データを処理して結果を仕
４Ｂへ渡し、仕３Ｊ）Ｂは仕事Ａからの入力データを処
理して結果を仕）Ｃへ渡し、仕事Ｃは仕事Ｂからの入力
データを処理して結果をＩｌｏへ渡すものとする０ＳＣＭ（１００）ばＣＰＵ（１０１）〜（１０４）から
の要求により、共有メモ！Ｊｔｌｌ内に処理要求の待行
列（詳細をｇ２図に示す）を生成するり処理・決求元の
各ＣＰＵは、待行列管理テーブルの生成を、処理友火先
の各ＣＰＵば、待行列管理テーブルに関する待行列の生
成を、各々ＳＣＭ（１００）Ｋ依頌する。今、処理幾氷
元で、６るＣＰ［Ｊｌ　（１０１）　オよびＣＰＵ２（
１０２）より待行列管理デープル生成の依頼が行われる
。

このとき、’ｆｉｌ！要求元ＣＰＵは、作成待行列・１
７浬テーブルのＩＤ、メツセージの最大側Ｗ７　、１７
大ヅイズを指定する。第２図において、Ｓ　ＣＭ　（１
００）　’、は、共有メモリ（１）内に待行列／、Ｑ埋
デープル（２５１）、（２６２）を生成し、処理要求元
ＣＰＵＩ（１０１）およびＣＰＵ２（１０２）より指定
された内容を記すする。また、処理性】Ｋ先であるＣＰ
Ｕ２（１０２＞およびＣＰＵ３（１０３）より前記待行
列管理テーブル（２６１）　、　（２６２）に関する待
行列の生成の依頼が行われる。Ｓ　ＣＭ　（１００）は
、共有メモリ（１）内にｎ［記待行列管ヂダテーブル（
２６１）、（’２６２）に対応する待行列ポインタ（２
４１）および（２４２）を作成すると同時に、待行列管
理テーブル（２６ｍ　）　＃　（２６２）内のＧＰＵＩ
Ｄマツプ（２６１２）　、　（２６２２）、先頭待行列
ポインタ（２６１５）、　（２６２５）の記憶内容を壽
き換える。

ＳＣＭ（１００）はまた、処理要求メツセージの送信及
び受信を行わせる働きを持つ。すなわち、ＳＣＭ（１０
０）は例えばｃ　Ｐ　Ｕ　（１ｏ１）からのメツセージ
送信９９Ｆ、を受けると、そのメツセージを共有メモリ
（１）内の通信バッフ　７　（２２１）　ヘ格納し、Ｃ
ＰＵＩ（１０１）からの受信ｇ氷を受けると、通信バッ
ファ（２２１）の内容を取り出し、Ｃ）’Ｌｌｌ（１０
１）に与える。ここでメツセージにはｋ　餐及びデータ
を含んでいる。

次に、人情のプロセッサ間、ｌ！！！はにつき説明する
。

第１図〜第２図において、ＣＰＵ　ｌ　（１０１）　ｋ
の仕事Ａ　カＩ１０　（１１１）、（１１２）からの入
力データを処理し、その結果をＯＰＵ　２　（１０２）
へ渡すために、０ＰＵＩ（１０１）が５Ｃ）Ｊ（１００
）に対しメソセージ？送イｔ！安米すると、ＯＯＭ　（
１００）はそのメツセージを通信バッファ（２２１）に
格納し、待行列ポインタ（２４１）　ｒ通イ♂′バッフ
ァ（２２１ａ）のバッファポインタの記憶内容をｉき洟
えることによりイス１行列に接続する。接続後、ＳＯＭ
（１００）は０ＰＵＩ（１０１）に対して処理終了メツ
セージを出す。（３ＰＵ１（１０１）上の仕事Ａは上記
終了メツセージを受は取ったのち、引き続きＩｌｏ　（
１１１）、（１１２）からの入力データの処理を行う。

次に、（：！　Ｐ　Ｕ　２　（１０２）上の仕事Ｂがメ
ツセージ受信要求をＳＣＭ（１００）に対して行うと、
ＳｃＭ（１００）は待行列ポインタ（２４１）の通信バ
ッファ（２２１）からメツセージを取り出して０Ｐ（Ｊ
２（１０２）へデータ転送を行なう。メツセージを受け
たＣ　Ｐ　Ｕ　２　（１０２）では、仕事Ｂ：すｆ上記
メツセージを基に処理を行い、その結果をＣＰＵ３（１
０３）へ渡すためにＳＣＭ（１００）に対しメツセージ
を送信要求する。要求を受けたＳＣＭ（１００）はその
メツセージを待行列ポインタ（２４２）の通信バッファ
（２２２）に格納すると同時（・で、ＯＰ　Ｕ　２　（
１０２）に対して処理終了メツセージを出す。

上記終了通知を受は取ったＣＰＵ　２　（１０２）　１
−の仕事Ｂは、続けてＣＰＵＩ（１０１）からのメツセ
ージ待ちを行う。

久に、ＯＰ　Ｕ　３　（１０３）上の仕事Ｃがメツセー
ジ受イａ要求をＳ　ＯＭ　（１００）に対して行うと、
ＳＣＭ（１００）は待行列ポインタ（２４２）で示され
た通信バッファ（２２２）からメツセージを取り出して
ｃ　Ｐ　Ｕ　３　（１０３）へ渡す。メツセージを受け
たＣＰＵ３（１０３）では、仕事ＯがＪ：記メツて−ジ
をノ〜に処理を行い、その扇呆不７　エフｏ　（１１１
）、（１１２）−＼出力し、続けてＣＰＵ２（１０２）
からのメツセージ待ちを行う。

このとさ、Ｓ（、！Ｍ（１００）ｒよ、第３図に示ずよ
うな副ｆＴをする。すなわち、伯のＣＰＵからの仙込み
を検久口すると、七の割込みの種類がどのようなを火で
あるか？判断する。での結果、処Ｉ−袂氷元ＣＰＵから
処１ｉｉ、Ｊ７ベ先ＣＰＵ−＼の送’Ｉｃ＋　’ｊｋ　
Ｏで、ちれば、この送信メツセージを待行列ポインタに
接続するとともに、処理要求元ＣＰＵに対してｎｉｌ記
処理の終了を通知する。割込みが処理要求先ＣＰＵから
の受信散水であれば、待行タリキ・インタからメツセー
ジを取り吊し、前記処理要求先（３ＰＵに通知する。割
込みがメツセージの削除要求であれば、該当する待行夕
１」ポインタから先頭のメツセージを削除する。このと
きのメツセージの接続、削除は、第２図において、例え
ば待行列ポインタ（２４１）の先頭通信バッファポイン
タ（２４１４）および通信バッファ（２２１）の次通信
バッファポインタ（２２１ａｌ）　、　＋’ｈｔ１通（
’Ｂバッファポインタ（２２１ａ２　）の記憶内容を書
き換えることによって行われる。Ｓ　ＣＭ　（１００）
は、上記処理を繰り返す。

このようにして、第１図に示すようにＣＰ（Ｊｌ（。

ユ０１）からＣＰＵ２（１０２）、ｃｐＵ２Ｄｏｚ）が
ら０ＰＵ３（１０３）への通信が行われる。

次に、ＣＰＵ障害時の焔浬について説明する。

例えば、第１図のＣＰＵ２（１０２）に障害が発生した
とし、ＣＰ　Ｕ　４　（１０４）は待ｆｉ、４　Ｇ　Ｐ
　Ｕ　テロす、通常は何も処理を行っていないものとす
る。ＳＯＭ（１００）はＧ　Ｐ　Ｕ　２　（１０２）に
障害が発生すると、その仕事を待機ＯＰ　Ｕ　４　（１
０４）に引き鉢が仕る。第４図はこのＭ　ノＳ　ＣＭ　
（１００）の動咋を示すフローチャートでおる。すなわ
ち、ＣＰＵに障害が発生したとき、待機ＣＰＵが有れば
障害ＣＰＵに送信メツセージによって’ｒ′ＪＩＪＤ当
てられている仕事と同一の仕４かを与え、待ｆｉＣＰＵ
が待行列ポインタの生成★米を行った泌、障害ＣＰＵか
ら送イア３された仕事の処理孜欠を待機ＣＰＵの通信バ
ッファ上の待行列へ接続する。

接続は例えば第２図において、待行列ポインタ（２４１
）の先頭通信バッファポインタ（２４１４）および通信
バッファ（２２１）の次通信バッファポインタ（２２１
１）　、前通信バッファポインタ（２２１ａ２）の記憶
内容を書き換えることによって行われる。その後、障害
ＣＰＵの待行列を削除する。このようにすることで、本
来ＯＰ　Ｕ　２　（１０２）が処理する予定でＳＣＭ（
ＩＱＯ）が待行タリに接続している未処理のメツセージ
も、待機ＣＰＵによって引続き処理される。ここで待行
列を詳紹：に説明する。第２図は共有メモリ（１１内の
待行列の詳細を示している。まず第１図および第２図に
おいて、ＣＰＵ２（１０２）は待行列ポインタ（２４２
）、待行列管理テーブル（２６２）、通信バッファ（２
２２ａ）に実線のように対応し、ＣＰ　Ｕ　４　（１０
４）は待行列ポインタ（２４４）　、待行列管理テーブ
ル（２６４）に実線のように対応している。ＣＰＵ４（
１０４）へは現在仕事を与えていないので通信バッファ
は無い。ここでＣＰ　Ｕ　２　（１０２）に障害が発生
し、たとすると、ＣＰＵ４（１０４）に対応している待
行列ポインタ（２４４）内の先頭通信バッファポインタ
（２４４４）が、ＣＰ　Ｕ　２　（１０２）に接続され
ている通信バッファ（２２２ａ）に接続するようデータ
を専き換えられ、通信バッファ（２２２ａ）の次ＡＭバ
ッファポインタ（２２２ａｌ）は、待行列ポインタ（２
４４）に接続するようにデータを火き換えられる。以上
により破線で表わされた接続が児成し、Ｘ印で表わされ
た接続は切り喘り、ｙｂＩ？′Ｔｆｘわれるノテ第１　
ｉ’ｎ　ノＳ　ＯＢ、４　（１（’）Ｏ）　ｉＣより０
ＰＵ２（１（，２）上の仕ｆ−けＣＰ　［Ｊ４　（１０
４）　）で支障なくｒａ研される。

また、上記実施例では、待行列ポインタに接続されたメ
ツセージを削除するタイミングとして、α哩要求先ＣＰ
Ｕがｖ′当処１助を靴了した時点でＧＯＭに対してメツ
セージ削除要求を出し、その命令をもとにＳＯＭがメツ
セージを待行列から削１余していたが、第５図に示すよ
うにメツセージ削除委求の代わりに、処理要求先ＣＰ　
Ｕが該当処理を終了して一ビの漬米を他のＱｐ９へ反す
ン’Ｃシ′）（こＳＣＭへ出す送信要二にの中にメツセ
ージを削除する待行列をいれることによって、ＦＲＯＭ
内でメツセージを待行列から削除するようにしてもよい
。

このように構成することで、ＳＯＭ＜！：ＣＰＵの通信
の回数を減らすことが可能である。

〔発明の効果〕

以上のように、この発明によれば、処理要求先のプロセ
ッサが処理要求元のプロセッサからのメツセージの処理
を終了したのちにメツセージを破棄するようにするとと
もに、処理実行中のプロセッサに異常が発生し７た場合
、処理要求を他のプロセッサに自動的に行わせるように
することで、処理要求元のプロセッサは自分の要求した
処理が終了するまで待つ必要がないように（構成したの
で、効率的なプロセッサ間通信方式を提供できる効果が
ある。

【図面の簡単な説明】

第１図はこの発明が適用されるマルチプロセッサシステ
ムの構成図、第２図はこの発明に用いられる共有メモリ
上に生成された待行列の詳細を示す図、第３図はこの弁
明の一実施例のＳＣＭの動作フローチャート、第４ｉ７
はこの発明の一実施例の（３ＰＵ障害時のＳＣＭの動作
フローチャート、第５図はこの発明の池の一実施例の５
Ｃ）４の１り作フローチャート、第６図は従来′、：／
ｉｌのマルチプロセッサシステムの構成１１第７図は従
来しｉＪのプロセッサ間通（ｉ３力式のデータの流れを
示す概要図、第８図は従来？１１のプロセッサ間通１ｚ
刀式の動作フローチャートである。図において、（１）は共有メモ＋）　、（１００）はシ
ステムコントローラ、（１０１）〜（１０４）はプロセ
ッサ、（２２１ａ）、（２２１’ｂ）、（２２２ａ、）
、（２２３ａ）、（２２３ｂ）、（２２３ｃ）は通信バ
ッファ、（２４１）〜（２４４）は待行列ポインタ、（
２４１１）、（２４２１）、（２４３１）、（２４４１
）はＣＰＵ　ＩＤ　、　（２６１）〜（２６４）は待行
列は埋テーブルである。

Claims

【特許請求の範囲】

（１）複数のプロセッサと、これらのプロセッサが共通
に参照更新し得る共有メモリとを備えたマルチプロセッ
サシステムにおいて、上記共有メモリ上に要求先プロセ
ッサ単位に登録される処理要求の待行列ポインタと、処
理要求メッセージを格納する複数の通信バッファを設け
、他のプロセッサに対する処理要求元プロセッサは、前
記通信バッファに処理要求メッセージ及び自プロセッサ
を識別するコードを記憶させ、この処理要求の待行列ポ
インタを始点として複数の通信バッファを順次待行列構
造に形成し、要求元プロセッサは前記通信バッファを介
して要求先プロセッサに処理要求メッセージを伝達する
と共に、前記処理要求元プロセッサが送信した待行列内
の処理要求メッセージを、前記処理要求先プロセッサの
処理終了後に削除することを特徴とするプロセッサ間通
信方式。