JPH02284457A - コンデンサ及び該コンデンサを備えた半導体集積回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野） この発明は、主としてマイクロ波帯て使われる集積回路
であるモノリシックマイクロ波集積回路（ＭＭＩＣ：Ｍ
ｏｎｏｒｉｔｈｉｃｋ　Ｍｉｃｒｏｗａｖｅ　Ｉｎｔｅ
ｇｒａｔｅｄ　ｃｉｒｃ　ｕ　ｉ　ｔ　）やハイブリッ
ドマイクロ波集積回路（ＩＩＭＩｃ：１Ｉｙｂｒｉｄ　
Ｍｉｃｒｏｗａｖｅ　Ｉｎｔｅｇｒａｔｅｄ　Ｃ１ｒｃ
ｕｉｔ）の改良に関するものて、これらの集積回路にお
けるコンデンサの構造に関するものである。

〔従来の技術〕

ＭＭＩＣはマイクロ波帯て使われるモノリシック集積回
路の総称てあって、通常、ＧａＡｓ基板上にＧ　ａ　Ａ
　ｓ　Ｆ　Ｅ　Ｔ　（Ｇ　ａ　Ａ　ｓ電界効果トランジ
スタ）やＨＥＭＴ　（旧ｇｈ　Ｅｌｅｃｔｒｏｎ　Ｍｏ
ｂｉｌｉｔｙＴｒａｎｓｉｓｔｏｒ）等の高周波トラン
ジスタを能動素子とし、抵抗やコンデンサ等の受動素子
と共に集積化して作られている。このＭＭＩＣは、低雑
音増幅器、高出力増幅器、スイッチ、移相器等様々なも
のに対して応用されるか、特に、マイクロ波増幅器への
応用が多い。

第６図はＭＭＩＣの１例として、広帯域増幅器の等価回
路を示したものである。図中、ＴはＧａＡｓＦＥＴまた
はＨＥ　Ｍ　Ｔ等のトランジスタ、Ｇ、Ｄ、Ｓはその１
〜ランジスタのゲート、トレイン、ソースの各電極を示
す。Ｃ３〜Ｃ４はコンデンサ、Ｌ、〜Ｌ７はインタフタ
、Ｒは抵抗を示す。この回路は、第６図から判るように
、トランジスタＴのトレイン電極（出力端子）からゲー
１へ電極（入力端子）へＣ：ｌ、Ｌ５、Ｒの直列回路を
介して帰還かかけられている。この帰還により広帯域な
増＠特性を実現することか出来る。第７図は、第６図に
示す各回路定数の最適化を図り、シミュレーションによ
り求めた利得の周波数特性である。この図から判るよう
に、第６図の広帯域増幅器ては、約２ＧＨ７から１８Ｇ
Ｈ２まての広帯域において平坦な利得か得られる。

第８図は、第６図の等価回路のトランジスタ１部分と帰
還回路Ｃ，，Ｌ、、、Ｒ部分をＭＭＴＣのパターン図と
して示したちのである。この図ではＩ・ランシスタＴは
２木に分岐したゲー１へ電極Ｇを有するものとして示し
である。それぞれの分岐したデー１−電極部分Ｇ３、Ｇ
２は例えば、ケーＩ〜長さ０．２５ｋｍ、単位グー１〜
幅５０色ｍ（＋−ランシスタとしての全グー１〜幅１０
０　ｇｍ）である。

この場合、１ヘレイン電極りは１個て済むか、ソース電
極は第８図に示されるようにＳｌ、Ｓ２の２個を必要と
する。それぞれのソース電極ＳＩ、Ｓ２は第６図に示す
ように、接地しなければならない。ＭＭＩＣてはＧＨｚ
以１−の極めて高い周波数での動作か要求されるので、
接地する場合には出来るたけ接地インタフタンスか小さ
くなるように工夫されている。ＭＭＩＣの接地電極は通
常基板の裏面に形成されている。第９図はソース電極の
接地法の１例を示したものてあり、第８図の線Ａ、−Ａ
’に沿って切断した断面を示したものである。この図て
、（１）はＧａＡｓ基板、（７）はソース電極の引出し
部、（８）は接地電極である。（９）は基板（１）に開
けられた穴てあり、バイアホールと呼ばれる。この図か
ら判るようにソース電極は引出し部（７）の下に設けら
れたバイアホール（９）を通して直接基板裏面の接地電
極（８）に接地され、結果として最小のソースインタフ
タンスを実現できる。基板（１）の厚さは１００〜２０
０ルｍ程度か普通てあり、穴（９）の直径は基板の厚さ
以」−の寸法が必要である。そのため、引出し部（７）
のパターンサイズとしては、２００ＪＬｍ角乃至３００
ｐｍ角程度が必要である。帰還回路部は第８図に示され
るように、コンデンサＣ３と抵抗Ｒの直列回路て構成さ
れ、ソース電極Ｓ、を回避するようにトレイン電極りか
らゲート電極Ｇに接続される。

この場合、問題となることはソース電極はその接地のた
めに比較的大きな面積を占めていることである。即ち、
帰還回路の引き回しか長くなることである。第６図のイ
ンタフタＬ　’ｉは引き回しに必要な線路の等両画なイ
ンタフタンスを表わしているが、その引き回しか長くな
るとインタフタンスが大きくなるので、ＭＭＩＣの性能
を発揮するために必要なインタフタＬ５を実現すること
かＣきなくなる。つまり、シミュレーションで良好な性
能が得られてもパターン図」−て実現不可能な場合が出
てくる。

帰還型増幅回路における第２の問題点は、コンデンサＣ
：Ｉに関するものである。コンデンサＣ３はトレイン電
極りとゲート電極Ｇを直流的に分離するためのものであ
り、数ｐＦから数＋ｐＦ程度の容量値か用いられる。Ｍ
ＭＩＣては、この程度の大きさの容量値は、ＭＩＭと呼
ばれる構造のコンデンサて作られている。ＭＩＭコンデ
ンサとば、Ｍｅｔａｌ−Ｉｎｓｕｌａｔｏｒ−Ｍｅｔａ
ｌの略て金属膜−誘電体膜−金属膜の３層構造から成る
平行平板型のコンデンサである。第１Ｏ図にＭＩＭコン
デンサの断面構造図を示す。この図において、（１）は
ＧａＡｓ基板、（２１）はＭＩＭ構造の下地電極を構成
する金属膜である。（３）は誘電体膜、（４）はＭＩＭ
構造の−１−地電極の金属膜である。金属膜（２１）、
（４）としては、例えばＴｉ／Ａｕのような材料か用い
られる。ＴｉはＧａＡｓや誘電体膜への旧著性を改善す
るためのもので、その厚みは高々数百オンクストローム
程度のものである。一方、ＡｕはＭＩＭ構造の金属膜を
構成するもので、比較的低抵抗であること、ＭＭＩＣを
構成する他の回路部分との材料的整合性か良いために使
われることか多い材料である。電気的には抵抗が低けれ
ばＡｕに限ることはなく、Ａｕ以外のものてよい。誘電
体膜（３）としては、５ｉｎ２やＳｉ３Ｎ、などか多く
使われている。

このようなＭＩＭコンデンサの容量値Ｃは、て与えられ
る。ここで、ε。は真空の誘電率、ε３は誘電体膜の比
誘電率、ＳはＭＩＭコンデンサの面積、ｄは誘電体膜の
厚さである。例えば、ε、　＝６．５　、ｄ　＝２００
０オンクス１〜ロームとすると、単位面積当りの容量値
は、２９０ｐＦ／ｍｍ２となる。それ故、例えば第６図
の０３か２０ｐＦ八容量値を必要８ず氾１・そ０面積は
０・０６９”′となり、約２６０ｋｍ角となる。この面
積は、汁通のＭＭＩＣのチップサイズかせいぜい数平方
ｍｍ程度であることを考えると相当の大きさであること
か判る。

（発明か解決しようとする課題） 従来のＭＭＩＣては、帰還型増幅回路を構成する場合、
−１−述のように、帰還回路におけるインタフタンスか
大きくなり、しかも、その帰還回路におけるコンデンサ
の占有面積か大きくなるという問題点かあった。

この発明は」−記問題点を解決するためになされたちの
てあって、半導体集積回路における抵抗とコンデンサの
回路構成を簡単化すると共にその占有面積を小さくする
ことかてきるようにすることを目的とするものである。

〔課題を解決するための手段〕

この発明に係る第１のコンデンサは積層構造をなす２つ
の金属膜の内、一方の金属膜の一部または全部を抵抗金
属膜としたものである。

また、この発明に係る第２のコンデンサは積層構造をな
す一方の電極を金属膜とし他方の電極の一部または全部
を半導体膜としだものである。

更に、この発明に係る半導体集積回路は」１記コンデン
サを使用したものである。

（作　　　用） この発明における第１のコンデンサは、２つの金属膜の
うちの一方の抵抗金属膜か抵抗の働きを兼ねるのて、抵
抗とコンデンサの回路を構成する。

また、この発明におりる第２のコンデンサは、一方の電
極を構成する半導体膜か抵抗の働きを兼ねるので、抵抗
とコンデンサの回路を構成する。

更に、この発明におりる半導体集積回路ては、上述のコ
ンデンサを使用するため、抵抗とコンデンサの回路構成
か簡単となり、その占有面積も小さくなる。

〔実　施　例〕

第１図はこの発明の第１の実施例である。同図のおいて
、（２）は例えば、ＮｉＣｒのような抵抗体である。す
なわち、ＭＩＭコンデンサの下地電極を抵抗体て置き換
えたものである。このように構成することにより、従来
、抵抗とコンデンサの２つの部品を必要としていた回路
を一つのＭＩＭ構造構造芯いて等両市に実現することか
できる。なお、（１）、（３）、（４）は第１Ｏ図の場
合と同様、ＧａＡｓ基板、ＭＩＭコンデンサの誘電体膜
、ＭＩＭコンデンサの」−地電極の金属膜である。

第２図はこの発明の第２の実施例である。この場合は、
ＭＩＭコンデンサの上地電極（４１）を抵抗体にしたも
のである。このように構成しても第１図と同様の効果が
あることは当然である。なお、（２１）は第１Ｏ図の場
合と同様、ＭＩＭコンデンサの下地電極を構成する金属
膜である。

第３図はこの発明の第３の実施例てあって、第２図の実
施例の変形である。同図において、（ａ）は平面図、（
ｂ）は平面図の線Ｂ−Ｂ’に沿って切断した断面図であ
る。（４２）は高抵抗金属膜（４１）の−１−の一部分
に付加された低抵抗金属である。このように構成するこ
とにより、ＭＩＭコンデンサの上地電極の抵抗値を所望
の値に調整することかてきる。勿論、同様のことは第１
図に示すＭＩＭコンデンサの下地電極を抵抗体とした場
合においても適用することがてきることは明らかである
。

第４図はこの発明の第４の実施例を示すものである。こ
の場合の特徴は、ＭＩＭコンデンサの下地電極として半
導体層（２２）を用いていることである。すなわち、半
絶縁性基板（１）の表面にイオン注入法、あるいはエピ
タキシャル成長法などにより形成されたβ型あるいはｎ
型導電層（２２）をＭＩＭコンデンサの下地電極兼抵抗
体として用いることが特徴である。導電層（２２）から
の電極取り出しはオーム性電極（２３）を用いて行い、
他の回路へ接続する。

第５図はこの発明の第５の実施例であって、第２図に示
すＭＩＭコンデンサを帰還型増幅器に使用したものであ
る。この実施例では、第５図において斜線を施した部分
（５）、すなわちトランジスタＴのトレイン電極りに第
２図のＭＩＭコンデンサを配置している。１〜ランシス
タＴのトレイン電極りはＭＩＭコンデンサの下地電極（
２１）を兼用し、ＭＩＭコンデンサの上地電極（４１）
は抵抗として作用し、引出し導体（６）を介してゲート
電極Ｇに接続されている。このように構成することによ
って、第８図に示すような従来の帰還回路の引き回しが
不要となって余分なインダクタンスが入り込むことが無
くなり、理想的な帰還回路を構成することかてき、シミ
ュレーションに近い性能を実現することか可能となる。

この効果は、ゲート電極Ｇの分岐数か少ない場合はそれ
ほど大きくはないか、高出力増幅器のようにゲート電極
Ｇの分岐数か数１０本にも及びトランジスタの占有面積
が大きくなる場合には顕著なものとなり、第８図に示す
従来の方法ては帰還回路の引き回しが長くなってその構
成がパターンレイアウト的に不可能な場合ても、第５図
の構成によれば帰還回路を無理なく構成することかでき
る。このように、この発明ては、特に、高出力帰還型広
帯域増幅器において効果か発揮される。

また、この発明によるＭＩＭコンデンサは帰還型増幅器
以外のＭＭＩＣＣおける抵抗とコンデンサの直列回路に
も使用可能であることは言うまでもない。

以上の実施例では、ＭＭＩＣを例にとって説明したか、
ＨＭＩＣにおいても第１図、第２図、第３図、第４図に
示すＭＩＭコンデンサを使用することかてきることは明
らかである。その場合、ＭＩＭコンデンサをアルミナや
サファイア等の絶縁基板上に形成することかできる。

（発明の効果ン 以上のように、この発明によれば、半導体集積回路にお
ける抵抗とコンデンサの回路構成を簡単にすることがで
き、しかもその占有面積を減少させることがてきる。

【図面の簡単な説明】

第１図はこの発明の第１の実施例を示す図、第２図はこ
の発明の第２の実施例を示す図、第３図（ａ）及び（ｂ
）はこの発明の第３図の実施例を示す平面図と断面図、
第４図はこの発明の第４の実施例を示す図、第５図はこ
の発明の第５の実施例を示す図、第６図は広帯域増幅器
の等価回路を示す図、第７図は第６図の広帯域増幅器の
利得の周波数特性を示す図、第８図は第６図の広帯域増
幅器の主要部分のＭＭＩＣのパターンを示す図、第９図
は第８図のパターンの一部分の断面を示す図、第１Ｏ図
は従来のＭＩＭコンデンサの構造を示す図、である。 図において、（２）は抵抗金属膜、（３）は誘電体膜、
（４）は金属膜、（２１）は金属膜、（２２）は半導体
膜、（４１）は抵抗金属膜、（４２）は抵抗金属膜、Ｃ
３，Ｌ、、、Ｒは帰還回路である。 なお、各図中同一符号は同−又は相当部分を示す。

Claims (6)

【特許請求の範囲】
1. （１）金属膜−誘電体膜−金属膜の積層構造を有する平
   行平板型コンデンサであって、該２つの金属膜の内、一
   方の金属膜の一部または全部が抵抗金属膜であることを
   特徴とするコンデンサ。
2. （２）２つの電極間に誘電体膜を有する積層構造の平行
   平板型コンデンサであって、一方の電極が金属膜、他方
   の電極の一部または全部が半導体膜であることを特徴と
   するコンデンサ。
3. （３）請求項第１項または第２項記載のコンデンサを用
   いた半導体集積回路。
4. （４）モノリシックマイクロ波集積回路として構成され
   た請求項第３項記載の半導体集積回路。
5. （５）抵抗と容量の直列接続された帰還回路が請求項第
   １項または第２項記載のコンデンサを含むようにされた
   帰還型増幅回路をモノリシックマイクロ波集積回路とし
   て構成した半導体集積回路。
6. （６）請求項第１項記載のコンデンサをアルミナまたは
   サファイアの絶縁基板上に形成したハイブリッドマイク
   ロ波集積回路として構成された半導体集積回路。