JPH1117467A - モノリシックマイクロ波集積回路 - Google Patents

Abstract

(57)【要約】 【課題】 製造後に動作周波数を調整可能で、異なる複
数の周波数帯において使用可能なモノリシックマイクロ
波集積回路を提供する。 【解決手段】 マイクロ波帯またはミリ波帯にて用いら
れるモノリシックマイクロ波集積回路が、能動素子と、
整合回路と、周波数調整回路とを備えている。能動素子
は半導体増幅素子であり、伝送線路は共平面線路４６で
ある。そして、周波数調整回路が、この共平面線路４６
と、その信号線３の上方を横切る複数の空中線路６、
７、８とからなる。共平面線路４６の信号線３と空中線
路６、７、８の間に結合容量が生じている。空中線路
６、７、８はそれぞれ分断・除去可能であり、これらが
分断・除去されると結合容量が変化しモノリシックマイ
クロ波集積回路の動作周波数が変化する。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明はマイクロ波帯またはミリ
波帯において用いられるモノリシックマイクロ波集積回
路に関する。

【０００２】

【従来の技術】マイクロ波帯またはミリ波帯において用
いられる高周波集積回路であるモノリシックマイクロ波
集積回路（以下、「ＭＭＩＣ」と言う）は、半導体基板
上にトランジスタ等の能動素子と受動素子および回路と
がひとかたまりになって一体的に形成されている。その
ため、混成集積回路に比べて、回路の小型化および高集
積化が可能であるとともに、均一な特性の製品を繰り返
し製造することが容易にできる。また、組み立て工程数
が少なく調整が不要なことから、量産化・低コスト化に
適するといった特徴を有している。

【０００３】図１２は、マイクロ波帯またはミリ波帯で
動作する増幅器をなす従来のＭＭＩＣの一例の回路構成
図である。図１２に示す従来例では、入力端子５１、入
力側整合回路５２、能動素子５３、出力側整合回路５
４、出力端子５６が順番に接続されている。能動素子５
３としては、ＧａＡｓやＩｎＰ等のＩＩＩ−Ｖ族化合物
半導体を用いた電界効果トランジスタ（以下、「ＦＥ
Ｔ」と言う）や、ヘテロ接合バイポーラトランジスタ
（以下、「ＨＢＴ」と言う）が用いられる。整合回路５
２および５４は、一般に伝送線路とオープンスタブやシ
ョートスタブ等から構成される。

【０００４】図１２の回路構成のＭＭＩＣの等価回路の
一例が図１３に示してある。図１３に示すように、能動
素子５３を挟んで対称的に入力側整合回路５２と出力側
整合回路５４とが設けられている。入力側整合回路５２
は、主に伝送線路６１と、オープンスタブ６０とからな
る。そして、伝送線路５９、６１間に入力側バイアス回
路が接続されている。この入力側バイアス回路は、１／
４波長伝送線路６８と、１／４波長オープンスタブ６９
と、直流阻止キャパシタ７０と、抵抗７１と、直流バイ
アス供給端子７２とからなる。

【０００５】入力側と対称をなすように、出力側整合回
路５２は、主に伝送線路６３と、オープンスタブ６４と
からなる。そして、伝送線路６３、６５間に出力側バイ
アス回路が接続されている。この出力側バイアス回路
は、１／４波長伝送線路７３と、１／４波長オープンス
タブ７４と、直流阻止キャパシタ７５と、抵抗７６と、
直流バイアス供給端子７７とからなる。

【０００６】各伝送線路５７、５９、６１、６３、６
５、６７は、共平面線路（コプレーナ線路）またはマイ
クロストリップ線路を用いて構成される。なお、マイク
ロストリップ線路を用いたＭＭＩＣでは、１／４波長オ
ープンスタブとしてラジアルスタブ等が用いられること
が多い。

【０００７】ＭＭＩＣを構成するこれらのマイクロ波回
路要素は、能動素子（ＦＥＴ）５３を含めて、一般にＧ
ａＡｓ等の半絶縁性半導体基板上にまとめて形成され
る。図１３に示す例のように、ＦＥＴがソース接地構成
で使用されており、伝送線路としてマイクロストリップ
線路が用いられる場合には、ソース電極はバイアホール
を介して裏面に形成される接地導体に電気的に接続され
る。一方、伝送線路としてコプレーナ線路等の共平面線
路が用いられる場合には、ソース電極は基板表面に形成
される接地導体に電気的に接続される。

【０００８】

【発明が解決しようとする課題】上述した従来のＭＭＩ
Ｃは特定の周波数帯で動作するように構成されており、
一般に微細なものであるために製造後の調整は不可能で
あった。そのため、半導体素子および各マイクロ波回路
要素の製造工程のばらつき等により設計値からの誤差を
生じ、ＭＭＩＣの動作周波数が狂っても、製造後に調整
・補正することができないという問題点があった。ま
た、ＭＭＩＣの製造後に動作周波数帯を任意に設定・変
更することはできないため、使用する動作周波数帯に応
じてそれぞれ個別にＭＭＩＣを設計・製造しなければな
らないという問題を有している。

【０００９】本発明の目的は、このような問題点を解決
し、製造後に動作周波数を調整可能であり、異なる複数
の周波数帯において使用可能なＭＭＩＣを提供すること
にある。

【００１０】

【課題を解決するための手段】前記の目的を達成するた
めに、本発明は、マイクロ波帯またはミリ波帯にて用い
られるモノリシックマイクロ波集積回路において、能動
素子と、整合回路と、周波数調整回路とを備えているこ
とを特徴とする。この周波数調整回路により、製造後に
動作周波数を調整することが可能である。

【００１１】前記周波数調整回路は、伝送線路と該伝送
線路の信号線の上方を横切る空中線路を含んでいる。

【００１２】前記伝送線路は共平面線路である。また、
前記能動素子は半導体増幅素子である。

【００１３】前記周波数調整回路は、前記能動素子の入
力側および出力側のいずれか一方または両方に設置され
ている。

【００１４】複数の前記空中線路が設けられていると、
段階的な周波数調整が簡単に行える。

【００１５】前記信号線と前記空中線路の間の少なくと
も一部分に、比誘電率が１よりも大きい誘電体層が設け
られていると周波数調整の効果が大きい。

【００１６】

【本発明の実施の形態】以下、本発明の実施形態につい
て図面を参照して説明する。

【００１７】図１は、本発明のＭＭＩＣの第１の実施形
態の回路構成を示す図である。本実施形態では入力端子
１１、入力側整合回路１２、能動素子１３、出力側整合
回路１４、周波数調整回路１５、出力端子１６が順に接
続されている。周波数調整回路１５は能動素子１３の出
力側に設けられている。周波数調整回路１５によりＭＭ
ＩＣの整合状態を変化させ、動作周波数を変化させるこ
とが可能になる。

【００１８】このＭＭＩＣの回路構成をより具体的にし
た等価回路が図２に示されている。能動素子１３として
は、ヘテロ接合バイポーラトランジスタが用いられてい
る。ヘテロ接合バイポーラトランジスタは、ベース接地
構成であり、図示しないが、ベース電極はコプレーナ線
路の接地導体に電気的に接続されている。

【００１９】図１３に示す従来例と実質的に同様に、入
力側整合回路１２は伝送線路２１とオープンスタブ２０
とからなり、１／４波長伝送線路２８、１／４波長オー
プンスタブ２９、直流阻止キャパシタ３０、抵抗３１、
直流バイアス供給端子３２からなる入力側バイアス回路
が接続されている。また、出力側整合回路１４は伝送線
路２３とオープンスタブ２４とからなり、１／４波長伝
送線路３３、１／４波長オープンスタブ３４、直流阻止
キャパシタ３５、抵抗３６、直流バイアス供給端子３７
からなる出力側バイアス回路が接続されている。

【００２０】伝送線路１７、１９、２１、２３、２５、
２７、オープンスタブ２０、２４、１／４波長伝送線路
２８、３３、および１／４波長オープンスタブ２９、３
４は、いずれも共平面線路（コプレーナ線路）により形
成されている。なお、図２および後述する回路を示す各
図面においては、便宜上複数に分断された伝送線路がそ
れぞれ接続されているように図示されているが、実際は
共平面線路等の伝送線路が分断されることなく連続的に
長く設けられており、その中途にバイアス回路や周波数
調整回路や能動素子が取り付けられているものである。

【００２１】直流阻止キャパシタ１８、２６、３０、３
５は、Ｔｉ−Ｐｔ−Ａｕの３層構造の金属導体層上にに
ＳｉＯＮ膜が形成され、さらにその上にＴｉ−Ｐｔ−Ａ
ｕの金属導体層が再度積層された金属層−絶縁体層−金
属層という構成のキャパシタである。抵抗３１、３６
は、ＷＳｉＮからなる薄膜抵抗体である。

【００２２】図３は周波数調整回路１５の模式的な平面
図、図４はそのＸ−Ｘ線断面図である。ＧａＡｓ等の半
絶縁性半導体基板９上に接地導体１、２が形成され、こ
の接地導体１、２間に間隙４、５を介して信号線３が形
成されている。そして、Ｔｉ−Ｐｔ−Ａｕの３層構造の
金属導体層からなる空中線路６、７、８が設けられてい
る。空中線路６、７、８は、両端部が接地導体１、２に
それぞれ接続されて、信号線３の上方を横切るように形
成されており、空中線路６、７、８と信号線３との間に
は空間１０が存在する。図面中では、便宜上実際の寸法
とは異なって示されているが、本実施形態では空間１０
の高さを約２μｍ、信号線３および空中線路６、７、８
の幅を全て２０μｍとした。各空中線路の間隔は５０μ
ｍとしており、これらは容易に分断・除去可能である。

【００２３】図５は、このＭＭＩＣの周波数調整回路１
５の等価回路を示す図である。図３、４に示す共平面線
路（コプレーナ線路等）４６の信号線３と空中線路６、
７、８の間に、結合容量４３、４４、４５が生じてい
る。

【００２４】単純な平行平板であると仮定して信号線３
と各空中線路６、７、８の交差領域において生じる結合
容量を見積もると、それぞれ約１．８ｆＦ程度である。
この交差領域の面積が大きいほど、また、図２に示す空
中線路７の端部と信号線３との間の空間１０が狭いほ
ど、図５に示す結合容量４３、４４、４５の値が大きく
なる。

【００２５】本実施形態の周波数調整回路１５では、空
中線路を機械的に分断して除去することにより、信号線
と接地導体間に付加される結合容量を低減し、ＭＭＩＣ
の整合状態を変化させ、ＭＭＩＣの動作周波数を変化さ
せることができる。本実施形態では、空中線路６、７、
８が複数設けられているので、複数の空中線路のうちの
いくつかを選択的に分断・除去することができ、結合容
量および動作周波数を段階的に変化させることができ
る。特に、この空中線路６、７、８の線路幅を細くする
などして個々の結合容量を小さくして複数設ける構成と
すると、全体の結合容量を小刻みに変化させることがで
き、ＭＭＩＣの動作周波数の微細な調整が可能になる。

【００２６】一方、空中線路の線路幅を大きくして結合
容量を大きくした場合には、空中線路を分断・除去する
ことにより比較的大きな動作周波数変化が得られる。

【００２７】なお、コプレーナ線路等の共平面線路の基
本伝送モードの電磁界は、マイクロストリップ線路に比
較して誘電体の外に分布する比率が高いため、信号線の
近傍に空中線路があると電磁界分布がその影響を受け易
い。

【００２８】図６に、本実施形態において得られたＭＭ
ＩＣの電力利得と周波数との関係が示してある。この図
６において、縦軸は電力利得を示す指標として電力増幅
率を表わす散乱パラメータＳ₂₁をプロットしている。本
実施形態では、周波数調整を行う前のＭＭＩＣにおいて
は、電力利得が９７．２ＧＨｚで最大値を示しており、
その値は６．０ｄＢであった。これに対して、空中線路
８を分断・除去した場合に電力利得が最大になる周波数
は９６．８ＧＨｚであった。そして、空中線路７、８を
分断・除去した場合に電力利得が最大になる周波数は９
６．３ＧＨｚであった。さらに、空中線路６、７、８を
すべて分断・除去して周波数調整を行った場合、電力利
得が最大となる周波数は９４．４ＧＨｚに移行し、調整
前と比較して約３ＧＨｚの変化を生じている。また、こ
の時の電力利得の値も６．８ｄＢに増加している。この
ように、複数の空中線路を選択的に分断・除去すること
によって、段階的に周波数や電力利得を変化させること
ができる。

【００２９】図７は本発明のＭＭＩＣの第２の実施形態
の周波数調整回路の模式的な平面図であり、図８は図７
のＹ−Ｙ線断面図である。なお、このＭＭＩＣの周波数
調整回路以外の構成（回路構成および等価回路）は第１
の実施形態と実質的に同一であるので、説明は省略す
る。図７、８に示す周波数調整回路は、能動素子の出力
側に設置されている。

【００３０】図７、８に示すように、ＧａＡｓ等の半絶
縁性半導体基板９上に接地導体１、２が形成され、この
接地導体１、２間に間隙４、５を介して信号線３が形成
されている。信号線３上には、比誘電率が５．７で厚さ
０．５μｍのＳｉＯＮ膜からなる誘電体層３９が形成さ
れている。そして、Ｔｉ−Ｐｔ−Ａｕの３層構造の金属
導体層からなる空中線路３８が設けられている。空中線
路３８は、両端部が接地導体１、２にそれぞれ接続さ
れ、中央部が誘電体層３８上にのって、信号線３を横切
るように形成されている。

【００３１】本実施形態では、空中線路３８と信号線３
の間に比誘電率の大きな薄い誘電体層３９が存在するた
めに、両者の交差する領域において生じる単位面積あた
りの結合容量は、第１の実施形態の約２３倍になってい
る。

【００３２】図９に、本実施形態で得られたＭＭＩＣの
電力利得と周波数の関係が示してある。調整を行う前の
ＭＭＩＣにおいて、最大電力利得となるのは周波数９
４．８ＧＨｚの時で、その値は６．７ｄＢである。これ
に対して、空中線路３８を分断・除去したＭＭＩＣは、
最大電力利得となるのは周波数９３．５ＧＨｚの時で、
その値は８．０ｄＢである。従って、調整前後において
周波数変化として１．３ＧＨｚ、電力利得として１．３
ｄＢの変化を生じている。このように、本実施形態では
結合容量が大きいため、空中線路を１本分断・除去する
ことによる周波数変化や電力利得変化が大きい。

【００３３】なお、本実施形態においては、空中線路と
信号線の間の空間が誘電体層により埋め尽くされており
この誘電体層が１種類の誘電体からなる場合について述
べたが、本発明はこれに限定されるものではない。空中
線路と信号線との間の空間の一部に誘電体層が形成され
ている構成、つまり誘電体層３９と空中線路３８とが接
しておらず誘電体層３９上に間隔をおいて空中線路３８
が位置している構成や、空中線路３８の一部分のみが誘
電体層３９と接している構成、或いは誘電体層が比誘電
率の異なる複数の誘電体の積層体である構成とすること
もできる。

【００３４】図１０は、本発明のＭＭＩＣの第３の実施
形態の等価回路を示す図である。本実施形態では、周波
数調整回路４０が、能動素子１３であるヘテロ接合バイ
ポーラトランジスタの入力側に設置してある。それ以外
の構成については、第１の実施形態と同様であるので説
明は省略する。本実施形態においても、第１の実施形態
と同様に、空中線路を機械的に分断・除去することによ
り、ＭＭＩＣの整合状態を変化させ動作周波数を調整す
ることができる。

【００３５】図１１は、本発明のＭＭＩＣの第４の実施
形態の等価回路を示す図である。本実施形態では、周波
数調整回路４１、４２が、能動素子１３であるヘテロ接
合バイポーラトランジスタの入力側と出力側の両方に設
置してある。それ以外の構成については、上述した第１
の実施形態および第３の実施形態と同様であるので説明
は省略する。本実施形態においても、空中線路を機械的
に分断・除去することにより、第１および第３の実施形
態と同様、ＭＭＩＣの動作周波数を変化させることが可
能であった。

【００３６】なお、上述した第１から第４の実施形態
は、ＭＭＩＣの周波数調整回路が３本もしくは１本の空
中線路を有するものであるが、本発明はこれに限定され
るものではない。周波数調整回路に含まれる空中線路の
数や、そのうち分断・除去される空中線路の数にかかわ
らず、ＭＭＩＣ製造後に周波数の調整ができるという効
果が得られることはいうまでもない。

【００３７】また、周波数調整回路を構成ずる空中線路
はすべて同一の形状を有する必要はなく、空中線路の平
面形状や大きさおよび信号線との間の間隙は、伝送線路
の信号線との間にそれぞれ所定の結合容量を生じるよう
に適宜設定されればよい。

【００３８】また、上述した実施形態では、能動素子１
３としてベース接地のヘテロ接合バイポーラトランジス
タを用いているが、本発明はこれに限定されず、ＦＥＴ
等の他の半導体素子や、エミッタ接地をはじめとする他
の接地構成を用いることもできる。

【００３９】さらに、上述した実施形態では、ＭＭＩＣ
をＧａＡｓからなる半絶縁性基板上に形成しているが、
本発明はこれに限定されず、ＩｎＰ等からなる他の半絶
縁性半導体基板やＳｉ等の半導体基板、或はそれらの上
にＳｉ酸化膜やＳｉ窒化膜等の絶縁体層やポリイミド等
の誘電体膜を形成した基板上にＭＭＩＣを形成する場合
にも適用可能であることはいうまでもない。

【００４０】

【発明の効果】以上説明したように、本発明によるＭＭ
ＩＣは、製造後に動作周波数を変化させることができ、
能動素子である半導体素子および各マイクロ波回路要素
の製造工程のばらつきに伴う設計値との誤差によって生
じるＭＭＩＣの動作周波数のずれを製造後に調整・補正
することが可能である。また、ＭＭＩＣの製造後に動作
周波数帯を任意に設定・変更することが可能である。そ
の結果、電力利得の優れた高性能のＭＭＩＣを低コスト
で歩留り良く実現できるといった効果がある。

【００４１】空中線路を有する周波数調整回路を設ける
構成とすると、空中線路を分断・除去することにより容
易に周波数調整が行える。さらに、空中線路が複数設け
られていると、この空中線路を選択的に分断・除去する
ことにより、段階的に周波数調整を行うことができる。

【００４２】また、信号線と空中線路との間に誘電体層
を設けると、空中線路を分断・除去することにより周波
数を大きく変化させることが可能になる。

【図面の簡単な説明】

【図１】本発明のモノリシックマイクロ波集積回路の第
１の実施形態の回路構成を示すブロック図である。

【図２】第１の実施形態の等価回路を示すブロック図で
ある。

【図３】第１の実施形態の周波数調整回路の平面図であ
る。

【図４】図３のＸ−Ｘ線断面図である。

【図５】第１の実施形態の周波数調整回路の等価回路を
示すブロック図である。

【図６】第１の実施形態の電力利得と周波数の関係を示
す図である。

【図７】本発明のモノリシックマイクロ波集積回路の第
２の実施形態の周波数調整回路の平面図である。

【図８】図７のＹ−Ｙ線断面図である。

【図９】第２の実施形態の電力利得と周波数の関係を示
す図である。

【図１０】本発明のモノリシックマイクロ波集積回路の
第３の実施形態の等価回路を示すブロック図である。

【図１１】本発明のモノリシックマイクロ波集積回路の
第４の実施形態の等価回路を示すブロック図である。

【図１２】従来のモノリシックマイクロ波集積回路の回
路構成を示すブロック図である。

【図１３】従来のモノリシックマイクロ波集積回路の等
価回路を示すブロック図である。

【符号の説明】

１，２ 接地導体 ３ 信号線 ４，５ 間隙 ６，７，８，３８ 空中線路 ９ 半絶縁性基板（ＧａＡｓ） １０ 空間 １１、５１ 入力端子 １２，１４、５２、５４ 整合回路 １３ 能動素子（ＨＢＴ） １５，４０，４１，４２ 周波数調整回路 １６、５６ 出力端子 １７，１９，２１，２３，２５，２７、５７、５９、６
１、６３、６５、６７伝送線路 １８，２６，３０，３５、５８、６６、７０、７５
直流阻止キャパシタ ２０，２４、６０、６４ オープンスタブ ２８，３３、６８、７３ １／４波長伝送線路 ２９，３４、６９、７４ １／４波長オープンスタブ ３１，３６、７１、７６ 抵抗 ３２，３７、７２、７７ 直流バイアス供給端子 ３９ 誘電体層 ４６ 共平面線路（伝送線路） ４３，４４，４５ 結合容量 ５３ 能動素子（ＦＥＴ）

Claims (7)

【特許請求の範囲】
1. 【請求項１】 マイクロ波帯またはミリ波帯にて用いら
   れるモノリシックマイクロ波集積回路において、 能動素子と、整合回路と、周波数調整回路とを備えてい
   ることを特徴とするモノリシックマイクロ波集積回路。
2. 【請求項２】 前記周波数調整回路が、伝送線路と、該
   伝送線路の信号線の上方を横切る空中線路とからなる請
   求項１に記載のモノリシックマイクロ波集積回路。
3. 【請求項３】 前記伝送線路が共平面線路である請求項
   １または２に記載のモノリシックマイクロ波集積回路。
4. 【請求項４】 前記能動素子が半導体増幅素子である請
   求項１〜３のいずれか１項に記載のモノリシックマイク
   ロ波集積回路。
5. 【請求項５】 前記周波数調整回路が、前記能動素子の
   入力側および出力側のいずれか一方または両方に設置さ
   れている請求項１〜４のいずれか１項に記載のモノリシ
   ックマイクロ波集積回路。
6. 【請求項６】 複数の前記空中線路が設けられている請
   求項２に記載のモノリシックマイクロ波集積回路。
7. 【請求項７】 前記信号線と前記空中線路の間の少なく
   とも一部分に、比誘電率が１よりも大きい誘電体層が設
   けられている請求項２に記載のモノリシックマイクロ波
   集積回路。