JPH02285394A - キャラクタパターン書込制御装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、キャラクタパターンを描画可能なデイスプ
レィ装置における表示画面に対応した画像メモリに対し
てキャラクタパターンを書込むキャラクタパターン書込
制御装置に関する。

〔従来の技術〕

従来のキャラクタパターン書込制御装置としては、例え
ば第３図に示すように、デイスプレィ装置の表示画面に
対応した画像メモリとしてのフレームバッファメモリ１
と、このフレームバッファメモリ１の書込位置のＸＹ座
標に対応したアドレスが格納されたアドレス発生器２と
、キャラクタパターン発生器３からの８ビット分のキャ
ラクタパターンデータが格納されるパターンシフトレジ
スタ４と、パターンカラーデータを格納したパターンカ
ラーレジスタ５及び背景カラーデータを格納したバック
カラーレジスタ６の各データを選択するセレクタ７とを
備え、セレクタ７は、パターンシフトレジスタ４の最上
位ビットがセレクト信号ＳＥとして供給され、このセレ
クト信号ＳＥが論理値″１″であるときにパターンカラ
ーレジスタ５のパターンカラーデータを選択し、論理値
″０”であるときにバックカラーレジスタ６のバックカ
ラーデータを選択して、これらを画像データとしてフレ
ームバッファメモリｌに送出する。

次に、上記従来例の動作を第４図を伴って説明する。今
、キャラクタパターン発生器３に格納されている８×８
ビツトで構成されるＡ”のパターンデータをフレームバ
ッファメモリ１に書込む場合について説明すると、先ず
キャラクタパターン発生器３のパターンデータの行方向
の８ビット分をパターンシフトレジスタ４に書込み、こ
の書込状態ではパターンシフトレジスタ４の最上位ビッ
トが“０”であるので、セレクタ７がバックカラーレジ
スタ６に切換えられて、これに格納されたバックカラー
データＢＣがフレームバッファメモリ１に１ピクセル分
のカラーデータとして送出され、このフレームバッファ
メモリ１のアドレス発生器２で指定されたアドレスデー
タＡＤに応じたＸＹ座標位置に格納される。このバック
カラーデータＢＣＯ書込が終了すると、アドレス発生器
２のアドレスデータがＸ座標方向にインクリメントされ
ると共に、パターンシフトレジスタ４が１ビット分左に
シフトされる。このため、パターンシフトレジスタ４の
最上位ビットが“１″となるので、セレクタ７がパター
ンカラーレジスタ５側に切換えられ、パターンカラーデ
ータＰＣがフレームバッファメモリ１に書込まれる。こ
のようにして、順次アドレス発生器２のアドレスデータ
をインクリメントすると共にパターンシフトレジスタ４
を左に１ビット分シフトしてキャラクタパターンに対応
してパターンデータをフレームバッファメモリｌに書込
み、８ビット分のデータ書込が終了したときに、キャラ
クタパターン発生器３の次の行の８ビット分がパターン
シフトレジスタ４に書込まれると共に、アドレス発生器
２のアドレスデータが初期アドレスに復帰されて、上記
と同様の動作が繰り返されて、１文字分のパターンデー
タがフレームバッファメモリ１に格納される。

〔発明が解決しようとする課題〕

しかしながら、上記従来のキャラクタパターン書込制御
装置にあっては、パターンデータに応じたカラーデータ
を１ピクセル分づつフレームバッファメモリ１に書込む
ようにしているので、フレームバッファメモリ１のアク
セスタイムが長い場合には、描画に時間がかかるという
課題があった。

そこで、この発明は、上記従来例の課題に着目してなさ
れたものであり、簡単な構成で描画時間を短縮すること
ができるキャラクタパターン書込制御装置を提供するこ
とを目的としている。

〔課題を解決するための手段〕

上記目的を達成するために、この発明に係るキャラクタ
パターン書込制御装置は、キャラクタパターンに応じた
カラーデータの画像メモリへの書込を制御するキャラク
タパターン書込制御装置において、キャラクタパターン
に応じたカラーデータを発生するカラーデータ発生手段
と、該カラーデータ発生手段からのカラーデータを順次
格納するシフトレジスタと、該シフトレジスタに格納さ
れた複数のピクセル分のカラーデータを前記画像メモリ
に一回のアクセスで書込む書込手段とを備えたことを特
徴としている。

［作用］ この発明においては、カラーデータ発生手段で発生した
１ピクセル分のカラーデータを順次シフトレジスタに格
納し、このシフトレジスタに格納された複数ピクセル分
のカラーデータを１回のアクセスで画像メモリに格納す
ることにより、画像メモリに対するアクセス回数を減少
させることができると共に、シフトレジスタのシフト処
理を高速で行うことができることから、描画時間を短縮
することができる。

〔実施例〕

以下、この発明の実施例を図面に基づいて説明する。

第１図はこの発明の一実施例を示すブロック図であり、
図中１はデイスプレィ装置の表示画面に対応した画像メ
モリとしてのフレームバッファメモリ、２は８ビットＲ
ＡＭで構成されるフレームバッファメモリ１の書込アド
レスを指定するアドレス発生器、３は例えば１文字が８
×８ビツトで構成されるキャラクタパターンデータを発
生するキャラクタパターン発生器、４はキャラクタパタ
ーン発生器３からの８ビット分のキャラクタパターンデ
ータが書込まれるパターンシフトレジスタ、５はパター
ンカラーデータＰＣが格納されたパターンカラーレジス
タ、６は背景カラーデータＢＣが格納されたバックカラ
ーレジスタ、７はパターンシフトレジスタ４の最上位ビ
ットがセレクト信号ＳＥとして供給され、これに応じて
パターンカラーレジスタ５及びバックカラーレジスタ６
のカラーデータを選択するセレクタであり、これらの接
続関係は前記従来例と同様の構成を有し、キャラクタパ
ターン発生回路３、パターンレジスタ４、パターンカラ
ーレジスタ５、バックカラーレジスタ６及びセレクタ７
でカラーデータ発生手段が構成されている。

この発明においては、セレクタ７とフレームバッファメ
モリ１との間に、セレクタ７からの１ピクセルのカラー
データを順次８ピクセル分格納するカラーデータシフト
レジスタ１０が介挿されている。そして、アドレス発生
器２、キャラクタパターン発生器３、パターンシフトレ
ジスタ４及びカラーデータシフトレジスタ１０が書込手
段としての書込制御回路１１によって制御される。この
書込制御回路１１は、先ずキャラクタパターン発生器３
から８ビット分のパターンデータをパターンシフトレジ
スタ４に送出させ、次いでパターンシフトレジスタ４を
カラーデータシフトレジスタ１０に１ピクセル分のカラ
ーデータＣＤが格納される毎に順次シフトさせ、カラー
データシフトレジスタｌＯに８ピクセル分のカラーデー
タＣＤが格納された時点で、アドレス発生器２から書込
アドレスデータＡＤをフレームバッファメモリｌに送出
させると共に、カラーデータシフトレジスタ１０に格納
されている８ピクセル分のカラーデータを書込データＷ
Ｄとして同時にフレームバッファメモリ１に転送して書
込み、その書込みが終了した時点でキャラクタパターン
発生器３から次の８ビット分のパターンデータを読出し
、これをパターンシフトレジスタ４に格納し、以上の処
理を繰り返す。

次に、上記実施例の動作を説明する。先ず書込制御回路
１１からの制御信号によってキャラクタパターン発生器
３から８ビット分のパターンデータがパターンシフトレ
ジスタ４に書込まれると、その最上位ビットでなるセレ
クト信号ＳＥがセレクタ７に供給されることにより、こ
のセレクタ７で、セレクト信号ＳＥが論理値°“Ｉ　Ｉ
Ｉであるときにパターンカラーレジスタ５からのパター
ンカラーデータＰＣを選択し、論理値°′０”であると
きにバックカラーレジスタ６からのバックカラーデータ
ＢＣを選択し、これらを１ピクセル分のカラーデータＣ
Ｄとしてカラーデータシフトレジスタ１０に格納する。

このカラーデータシフトレジスタ１０へのカラーデータ
の格納が終了すると、書込制御回路１１からの制御信号
によってパターンシフトレジスタ４が１ビット分左にシ
フトされて、次の最上位ビットでなるセレクト信号ＳＥ
によってセレクタ７が切換えられ、選択されたカラーデ
ータがカラーデータシフトレジスタｌＯに格納され、こ
のようにして順次カラーデータシフトレジスタｌＯに１
ピクセル分のカラーデータが格納され、このカラーデー
タシフトレジスタｌＯに８ピクセル分のカラーデータが
格納されると、書込制御回路１１からの制御信号によっ
て、アドレス発生器２からアドレスデータＡＤがフレー
ムバッファメモリ１に送出されると共に、カラーデータ
シフトレジスタ１０に格納されている８ピクセル分のカ
ラーデータが書込データＷＤとして同時にフレームバッ
ファメモリ１に転送されて書込まれる。

その後、書込制御回路１１からの制御信号によってキャ
ラクタパターン発生器３からの新たな８ビット分のパタ
ーンデータがパターンシフトレジスタ４に書込まれ、そ
の最上位ビットでなるセレクト信号ＳＥによって順次カ
ラーデータシフトレジスタ！０に新たなパターンデータ
に応じたカラーデータが書込まれる。上記動作を繰り返
してキャラクタパターン発生器３に格納されているパタ
ーンデータに対応したカラーデータがフレームバッファ
メモリ１に格納される。

このようにして、フレームバッファメモリ１に格納され
たパターンデータに応じたカラーデータは図示しないビ
デオ信号発生回路で続出し、これをビデオ信号に変換し
てＣＲＴデイスプレィ等のデイスプレィ装置に供給する
ことにより表示される。

このように、上記実施例によると、８ビット分のパター
ンデータに応じた８ピクセル分のカラーデータがカラー
データシフトレジスタ１０に格納されたときに、その８
ピクセル分のカラーデータが書込データＷＤとして同時
に８ピツ）ＲＡＭで構成されるフレームバ・ンファメモ
リ１に書込まれるので、フレームバッファメモリ１のア
クセスは、カラーデータシフトレジスタ１０にカラーデ
ータが８ピクセル分格納される毎に１回で済み、フレー
ムバッファメモリ１にパターンデータに応じたカラーデ
ータ描画するために必要な時間は、第２図に示すように
、カラーデータシフトレジスタ１０に８ピクセル分のカ
ラーデータを格納するシフト処理時間に、フレームバッ
ファメモリ１の１回のアクセスタイムを加えた時間で済
むことになり、第２図に示す従来例のように、逐次１ピ
クセル毎にフレームバッファメモリ１をアクセスしてカ
ラーデータを書込む場合のように８回のアクセスタイム
を必要とする場合に比較して描画時間を短縮することが
できる。しかも、通常、メモリのアクセスに比べてシフ
トレジスタのアクセスは高速（例えば８ピクセル分のシ
フト処理時間がフレームバッファメモリ１の２回分のア
クセスタイムと等しくなる程度）で行うことができるの
で、より高速な描画を実現することができる。

なお、上記実施例においては、カラーデータシフトレジ
スタ１０に８ピクセル分のカラーデータが格納される毎
に、この８ピクセル分のカラーデータを同時にフレーム
バッファメモリ１に書込む場合について説明したが、こ
れに限定されるものではなく、カラーデータシフトレジ
スタ１０に任意の複数ピクセル分のカラーデータが格納
されたときに、その格納されたピクセル分のカラーデー
タを同時にフレームバッファメモリ１に書込むようにし
てもよいことは言うまでもない。

〔発明の効果〕

以上説明したように、この発明によれば、カラーデータ
発生手段からのカラーデータを順次複数ピクセル分シフ
トレジスタに格納し、このシフトレジスタに格納された
複数のピクセル分のカラーデータを１回のアクセスによ
って画像メモリに格納するように構成したので、画像メ
モリのアクセスタイムに比較して高速でシフト処理を行
うことができるシフトレジスタのシフト処理時間に画像
メモリの１回のアクセスタイムを加えた時間で画像メモ
リにパターンデータに応じたカラーデータを格納するこ
とができ、描画時間を従来例に比較して大幅に短縮する
ことができる効果が得られる。

【図面の簡単な説明】

第１図はこの発明の一実施例を示すブロック図、第２図
はこの発明による描画時間と従来例による描画時間との
関係を示す図、第３図は従来例を示すブロック図、第４
図は従来例の動作の説明に供する説明図である。 図中、１はフレームバッファメモリ（画像メモリ）２は
アドレス発生器、３はキャラクタパターン発生器、４は
パターンシフトレジスタ、５はパターンカラーレジスタ
、６はバックカラーレジスタ、７はセレクタ、１０はカ
ラーデータシフトレジスタ、１１は書込制御回路（書込
手段）である。

Claims (1)

【特許請求の範囲】
1. （１）キャラクタパターンに応じたカラーデータの画像
   メモリへの書込を制御するキャラクタパターン書込制御
   装置において、キャラクタパターンに応じたカラーデー
   タを発生するカラーデータ発生手段と、該カラーデータ
   発生手段からのカラーデータを順次格納するシフトレジ
   スタと、該シフトレジスタに格納された複数のピクセル
   分のカラーデータを前記画像メモリに一回のアクセスで
   書込む書込手段とを備えたことを特徴とするキャラクタ
   パターン書込制御装置。