JPH03183097A - 半導体記憶装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は半導体記憶装置に関するものであり、特に画像
メモリへの適用に好適な半導体記憶装置に関するもので
ある。

従来の技術 図形や文字等の画像データをＣＲＴの画面上に表示する
画像表示装置においては、フレームバッファと呼ばれる
表示画像データ記憶用メモリが必要となる。このフレー
ムバッファには画像データの書き込み（描画）を行なう
ためのランダムポートと、ＣＲＴへの表示に必要なデー
タの読み出しを行なうシリアルポートを備えたデュアル
ポートメモリが一般に用いられる。

このデュアルポートメモリは、例えば日経マグロウヒル
社１９８５年５月２０日付「日経エレクトロニクスＪＰ
１９５〜２１９に記載されており、第３図に示す構成か
らなる。第３図において、１００は表示画面に対応する
画像データを記憶するメモリセルアレイを含むデータ記
憶部、１０１はシリアル読み出しを行なうためのシリア
ルシフトレジスタである。図形や文字等の画像データを
描画し、ＣＲＴへ表示するためにはまず、ランダムポー
トからデータ記憶部１００に対して画像データの書き込
みが行われ、ＣＲＴ画面へ表示するために、データ記憶
部１００の１行分のデータをシリアルシフトレジスタ１
０１に転送し、このシリアルシフトレジスタ１０１から
連続的に続み出したデータをＣＲＴへ与えることにより
行われる。このように、ＣＲＴへの表示に必要なデータ
の読み出しにおいては、ランダムポートからのデータ記
憶部１００に対する１回のアクセスで１行のデータを読
み出すことができるので、読み出しに必要なメモリアク
セス回数を減らし、ランダムポートからの書き込みに使
用できる時間を増やすことにより描画速度の向上が図ら
れている。

１０２〜１０７はランダムポートの信号端子、１０８．
１０９はシリアルポートの信号端子である。１０２はア
ドレス信号入力端子である。１０３は書き込みマスクお
よびデータ入出力信号Ｗ／１０信号端子であり、データ
書き込み時に書き込みマスクと書き込みデータを与え、
読み出し時にデータを出力する。１０４はローアドレス
を与えるタイミングの制御を行なうＲＡＳ（Ｒｏｗ　　
ＡｄｄｒｅＳｇ　　５ｔｒｏｂｅ）信号入力端子であり
、１０５はカラムアドレスを与えるタイミングの制御を
行なうＣＡＳ（Ｃｏｌｕｍｎ　　ＡｄｄｒｅＳｓ　　５
ｔｒｏｂｅ）信号入力端子である。ランダムポートから
の書き込みにおいては、書き込みデータの各ビットに対
し、それぞれのビット入力データを書き込むか否かの制
御を行なう書き込みマスクと、この書き込みマスクを有
効とするか無効とするかの制御を行なう書き込みマスク
制御信号を与えることができる。１０６は書き込みマス
ク制御信号とライトイネーブル信号Ｗｅ／ＷＥ入力端子
であり、書き込みマスクの有効または無効の制御信号を
与えるとともに、書き込み時の書き込みタイミングの制
御を行なう信号を与える。

１０７はシリアルデータ転送制御信号と出カイネーブル
信号ＤＴ１０Ｅ入力端子であり、シリアルデータ転送の
制御を行なう信号を与えるとともに、データ読み出し時
に読み出しデータの出力制御信号を与える。１０８はシ
リアルクミック入力端子であり、このクロックによりシ
リアルシフトレジスタ１０１のデータを連続的に読み出
す。１０９はシリアルデータ出力端子である。

このような画像メモリを用いてカラー表示を行なう図形
表示装置の７レームバツフ７は、第４図に示すように、
表示画面の画素数と同容量のプレーンを複数枚用いるこ
とにより構成される。第４図では２５６色を表現するた
めに２０１〜２０８で示す８枚のプレーンで構成した例
である。

ここで、各プレーン２０１〜２０８はそれぞれ表示画面
の画素数に対応して何個かのメモリチップで構成されて
おり、１度のアクセスで選択されるワードのデータ幅は
固定されている。

この７レームバツフアに描画を行なう場合には、描画モ
ードによりアクセスの方法が異なる。

例えば、このフレームバッファに８ビツトのデータでア
クセスを行ない、各プレーンでの１度のアクセスで選択
されるワードのデータ幅が８ビツトである場合、画素単
位でデータを書き込む場合には、第４ＩＮ（ａ　）に示
すようにプレーン方向に沿って各プレーンに１ビツトず
つデータを書き込む。プレーン毎に高速にデータを書き
込む場合には、第４図（ｂ）に示すようにプレーン面に
沿って８ビツトのデータを書き込む。

発明が解決しようとする課題 前述のように、従来の画像メモリは、１度のアクセスで
選択されるワードのデータ幅は固定されており、第４図
（ａ）で示す画素単位でデータを書き込む場合には、各
プレーンにおいて、選択されたワードに対して１ビツト
しか書き込みを行なわないので、他のビットに対して書
き込みマスクを与える必要がある。この場合の書き込み
時のタイミングチャートは第５図（第２図と同じ紙面に
記載されている。）に示すようになる。第５図では２画
素（２サイクル）の書き込み動作を示している。

アドレス信号入力端子１０２には、ＲＡＳ信号１０４の
立ち下がりのタイミングｔｌ、ｔ３でローアドレスＡ１
を、ＣＡＳ信号１０５の立ち下がりのタイミングｔ２．
ｔ４でかラムアドレスＡ２、Ａ３を与え、書き込みを行
なうワードを指定する。Ｗ／１０信号端子１０３には、
ｔｌ、ｔ３のタイミングで書き込みマスクを、ｔ２．ｔ
４のタイミングで書き込みデータを与える。ＷＢ／ＷＥ
入力端子１０６には、ｔｌ、ｔ３のタイミングで書き込
みマスク制御信号を与え、書き込み動作時にライトイネ
ーブル信号を与える。

このように、書き込み時においては、Ｗ／ＩＯ端子１０
３から書き込みマスクと書き込みデータを各サイクル毎
に与えているため、１回の書き込みサイクルは必ずｔｃ
ｙｃｌとなってしまう。

画像データ描画においては、ある画素の描画を行なった
次はその画素の近傍を描画する確率が高い。したがって
、フレームバッファに複数サイクルの書き込みを行なう
時にはローアドレスを変更しないでカラムアドレスのみ
を変えて書き込みを行なうことが頻繁に生じるが、前述
のような書き込みサイクルにおいては、各サイクルで書
き込みマスクと書き込みデータを同一の端子から与えな
ければならないので、高速ページモードと呼ばれるロー
アドレスが固定の場合にかラムアドレスのみを変化させ
て高速アクセスを行なう高速動作の機能を用いることが
できない。

本発明は、このような従来の問題を解決するものであり
、図形表示装置の７レームバツフアに利用して高速描画
が可能な半導体記憶装置を提供することを目的とする。

課題を解決するための手段 本発明は上記目的を達成するため、複数ビットのデータ
入出力を行なう半導体記憶装置において、データ幅制御
信号を入力する手段と、アドレス信号の一部とデータ幅
制御信号により書き込みマスクを発生する手段とを備え
、メモリセルアレイに対して任意のデータ幅で書き込み
を行なえる構成としたものである。

作用 本発明は上記の構成により、ランダムポートからの書き
込み動作において、選択されるワードのデータ幅に対し
て、外部から書き込みマスクを与えることなく、書き込
みを行なうデータ幅を設定できるので、書き込みマスク
を必要とする書き込み動作においても、ローアドレスが
固定の場合にはカラムアドレスのみを変更して書き込み
を行なう高速ページモードが使用でき、画像表示装置に
利用して高速描画が可能な半導体記憶装置を実現するこ
とができる。

実施例 第１図は本発明における半導体記憶装置の一実施例を示
す概略ブロック図である。第１図において、１は表示画
面に対応する画像データを記憶するメモリセルアレイを
含むデータ記憶部、２はシリアル読み出しを行なうため
のシリアルシフトレジスタである。３は書き込みマスク
発生回路であり、４は書き込みマスク選択回路である。

５は書き込みを行なうデータ幅の値を制御するデータ幅
制御信号入力端子であり、データ幅制御信号は図示され
ない外部手段から与えられる。６〜１１はランダムポー
トの信号端子、　１２．１３はシリアルポートの信号端
子である。

信号端子６〜１１のうち、６はアドレス信号入力端子で
ある。７は書き込みマスク人力およびデータ入出力信号
Ｗ／１０信号端子であり、書き込み時に書き込みマスク
と書き込みデータを与えるとともに、読み出し時にデー
タを出力する。８はローアドレスを与えるタイミングの
制御を行なうＲＡＳ信号入力端子であり、９はカラムア
ドレスを与えるタイミングの制御を行なうＣＡＳ信号入
力端子である。１０は書き込みマスク制御信号とライト
イネーブル信号ＷＢ／ＷＥ入力端子であり、書き込みマ
スクの有効または無効の制御と、書き込みタイミング制
御を行なう。１１はシリアルデータ転送制御信号と出カ
イネーブル信号ＤＴ１０Ｅ入力端子であり、シリアルデ
ータ転送の制御と、読み出しデータの出力制御を行なう
。１２はシリアルクロック入力端子であり、シリアルシ
フトレジスタ２のデータを連続的に読み出す。１３はシ
リアルデータ出力信号端子である。

書き込みマスク発生回路３は、１度のアクセスで選択さ
れるワードのデータ幅に対して、このデータ幅より小さ
いデータ幅で書き込みを行なう場合に、データ幅制御信
号入力端子５からの制御信号とアドレス信号入力端子６
からのカラムアドレスの一部から書き込みマスクを発生
する。例えば、１度のアクセスで選択されるワードのデ
ータ幅が８ビツトであり、書き込みを行ないたいデ−タ
幅が１ビツトの場合には、選択された８ビツトに対して
、データ幅制御信号入力端子５からの制御信号により１
ビツトのみが書き込み可能となる書き込みマスクを発生
するよう制御される。アドレス入力信号の下位３ビツト
を用いて書き込み不可能とする書き込みマスクの位置を
制御することにより任意の１ビツトの書き込みを行なう
ことが可能となる。

書き込みマスク選択回路４は、Ｗ／１０端子７から与え
られる書き込みマスクか、または書き込みマスク発生回
路３の出力かのいずれか一方をマスク制御信号入力端子
１０からの信号により選択してデータ記憶部１に与える
。この書き込みマスク選択回路４がＷ／Ｉ　Ｏ端子７か
ら与えられる書き込みマスクを選択している場合には、
第５図に示す従来例での書き込み動作タイミングで書き
込み動作が行われる。

書き込みマスク選択回路４が書き込みマスク発生回路３
の出力を選択している場合には、第２図に示すような書
き込み動作タイミングで書き込み動作が行われる。すな
わち、アドレス信号入力端子６には、ＲＡＳ信号８の立
ち下がりのタイミングｔ１でローアドレスＡ１を、ＣＡ
Ｓ信号６の立ち下がりのタイミングｔ２でカラムアドレ
スＡ２を与え、書き込みを行なうワードを指定する。Ｗ
／１０信号端子７には、ｔ２のタイミングで書き込みデ
ータを与える。ＷＢ／ＷＥ入力端子１０にはｔｌのタイ
ミングでマスク発生回路３の出力を選択するマスク制御
信号を与え、書き込み動作時にライトイネーブル信号を
与える。データ幅制御信号入力端子５には、ｔｌのタイ
ミングでデータ幅制御信号を与える。これらの信号によ
り、書き込みマスク発生回路４により発生されたマスク
を用いて任意のデータ幅で任意の位置に書き込みを行な
うことができる。この場合、サイクルタイムはｔｃｙｃ
ｌとなる。

ローアドレスＡ１を変更せずにかラムアドレスのみを変
えて書き込みを続ける場合には、ｔ３のタイミングでカ
ラムアドレスＡ３を与えるととも逼こ、書き込みデータ
とライトイネーブル信号を与えることによりアドレスＡ
３により書き込みマスクの位置を制御し、任意の位置に
書き込みを行なう。このようにローアドレスを変更せず
に書き込みサイクルを連続させる場合には２回目以降の
書き込みサイクルタイムはｔｃｙｃ２となる。

このように、書き込みマスクを必要とする書き込みにお
いて、ローアドレスが変化せずにカラムアドレスのみ変
化する位置に書き込みを行なう場合には、アドレス信号
とデータ幅制御信号により書き込みマスクを発生させる
ことにより、高速ページモードを使用することができる
。

発明の詳細 な説明したように、本発明によれば、フレームバッファ
を画素単位でアクセスする場合のように■度のアクセス
で選択されるワードのデータ幅に対して、このデータ幅
より小さいデータ幅で書き込みを行なうモードにおいて
も高速ページモードを用いて書き込みができ、特に画像
表示装置に利用して高速描画が可能な半導体記憶装置を
実現することができる。

【図面の簡単な説明】

第１図は本発明による半導体記憶装置の一実施例を示す
概略ブロック図、第２図は同装置における書き込み動作
タイミングを示すタイミングチャート、第３図は従来の
半導体記憶装置の概略ブロック図、第４図はフレームバ
ッファの構成と描画モードによるアクセス方式を例示す
る図、第５図は従来装置の書き込み動作のタイミングを
示すタイミングチャートである。 １・・・データ記憶部、２・・・シリアルシフトレジス
タ、３・・・書き込みマスク発生回路、４・・・書き込
みマスク選択回路、５・・・データ幅制御信号入力端子
、６・・・アドレス信号入力端子、７・・・Ｗ／Ｉ　Ｏ
信号入出力端子、８・・・ＲＡＳ信号入力端子、９・・
・ＣＡｓ信号入力端子、１０・・・ＷＢ／ＷＥ信号入力
端子、１１・・・ＤＴ１０Ｅ信号入力端子、１２・・・
シリアルクロック信号入力端子、１３・・・シリアルデ
ータ出力端子。

Claims (1)

【特許請求の範囲】
1. 複数ビットのデータを記憶するメモリセルアレイを含む
   データ記憶手段と、前記データ記憶手段に書き込まれた
   データを連続的に読み出して出力する出力手段と、外部
   からデータ幅制御信号を入力する手段と、前記データ幅
   制御信号とアドレス信号の一部とにより書き込みマスク
   を発生して前記データ記憶手段へ与えるマスク発生手段
   とを備えた半導体記憶装置。