JPH02285428A - 制御記憶回復処理方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概要〕 汎用命令処理装置の制御記憶部に展開されるマイクロプ
ログラムの誤りデータを回復するための制御記憶回復処
理方式に関し、 誤りデータの回復率を高めることを目的とし、サービス
プロセッサから初期設定されるマイクロプログラムを格
納する制御記憶部と、制御記憶部の格納データに誤りが
あるときに、予め設定されているチェックコードと検査
ワードとに従って正規のデータへと訂正するエラーデー
タ回復機構とを備える汎用命令処理装置において、エラ
ーデータ回復機構では回復できない故障モードの発生を
検出する特定故障モード検出手段と、回復不可能な故障
モードの発生が検出されるときに、マイクロプログラム
の再ロードの要求フラグをセットするリロード要求トリ
ガ手段と、再ロードの要求フラグがセットされていると
きに、エラーデータ回復機構の動作処理を抑制する回復
機構抑制手段とｆ［え、サービスプロセッサは、リロー
ド要求トリガ手段に要求フラグがセットされているとき
には、制御記憶部に対してマイクロプログラムを再設定
するよう構成する。

〔産業上の利用分野〕

本発明は、汎用命令処理装置の制御記憶部に展開される
マイクロプログラムの誤りデータを回復するための制御
ｆｌｌ記憶回復処理方式に関し、特に、誤りデータの回
復率を高めることのできる制御記憶回復処理方式に関す
るものである。

汎用命令処理′Ａ置の演算制御部では、制御記憶部に展
開されるマイクロプログラムを読み出して演算器を制御
して命令を実行することになる。このマイクロプログラ
ムは、サービスプロセッサからローディングされること
になるが、制御記憶部のメモリ手段としては一般にＲＡ
Ｍが使用されることから、一般のロジックに比べて誤る
確率が高いという問題点がある。従って、制御記憶部に
展開されるマイクロプログラムの誤りデータの回復を可
能な限り高めていくような手段を講じていく必要がある
。

〔従来の技術〕

制御記憶部のマイクロプログラムを読み出して使用して
いくときには、読み出しデータのパリティチエツクやＥ
ＣＣチエツク等といったチェックコードを用いたチエツ
クを実行して、読み出しデータの正常性を保証すること
が行われている。よく知られているように、ハミングコ
ードを用いるＥＣＣチエツクでは、１ワード中の１ビツ
トの誤りの検出と訂正が可能であるとともに、１ワード
中の２ビツトの誤りの検出が可能である。更に、回復対
象の制御記憶を１つ又は複数のブロックに分割すること
で設けられる各チエツク・ブロックに１ワードの検査ワ
ード（回復対象の制御記憶に割り付ける場合と回復対象
の制御記憶の外部に設ける場合がある）を設けて、検査
ワードを含めたチエツク・ブロック内のすべてのワード
について対応するビット毎の排他的論理和を求め、その
結果が“Ｏ”となるように検査ワードの値を設定するチ
エツクサム方式を採用することで、１ワード中の２ビツ
トの誤りの訂正を実現するということも行われている。

すなわち、２ビツトの誤りが単一ワードに限定している
場合には、チエツクサム方式を用いると、検査ワードも
含めたチエツク・ブロック内のすべてのワードについて
対応するビット毎に排他的論理和を求めれば、エラーの
住じたビット位置は“１”の値を取ることになる。これ
から、この結果と誤りデータとの間でビット対応でＥＯ
Ｒを求めればエラーの訂正が実現できるのである。

そして、制御記憶の固定障害（書き換えても回復しない
縮退故障である“０′縮退や“１°縮退）に対しては、
１つ又は複数の交替データ記憶機構（例えばレジスタ）
を設けるとともに、この交替データ記憶機構のアドレス
と、この交替データ記憶機構が使用中であるのか否かを
表す交替アドレス有効ピントとを設けて、ＥＣＣ訂正処
理とチエツクサム訂正処理で回復データを求めたときに
は、その回復データを交替データ記憶機構に格納してい
くことで対応していくという方法を採ることも行われて
いる。なお、交替データ記憶機構を複数設けるときには
、交替データ記憶機構のアドレスや交替アドレス有効ピ
ント等についても対応する形式で複数設けられることに
なる。

また、制御記憶の回復処理を命令処理時に限定しないで
、予め定めた一定の周期に従って制御記憶部からマイク
ロプログラムを読み出して、誤りデータがあるときには
上述の回復処理を実行していくよう構成する動的診断回
復処理機構を採用することで、制御記憶からの読み出し
データの正常性の保証を高めていくということも行われ
ている。

〔発明が解決しようとする課題〕

しかしながら、このようなＥＣＣ訂正処理とチエツクサ
ム訂正処理の組み合わせを用いる従来技術では、ＥＣＣ
訂正処理で回復できない２ビツトの誤りデータを検出す
ることでチエツクサム処理を実行した場合に、チエツク
サムのブロックに更に別の誤りデータがあるときには、
誤りデータの回復ができないということになる。この問
題点は、固定障害に対応すべく交替データ記憶機構を設
ける場合であっても同様に発生する問題点である。

第４図に、従来技術で回復できる故障モードを示すとと
もに、第５図に、従来技術では回復不可能な故障モード
を示すことにする。ここで、第４図（ａ）は、アクセス
したワードに存在する１ビツトエラーがＥＣＣ訂正処理
により正規なものに回復できる例を示しており、第４図
（ｂ）は、アクセスしたワードに２ビツトエラーが存在
し、チエツクサムのブロックのそれ以外のワードにエラ
ーが存在しない場合に、チエツクサム訂正処理により正
規なものに回復できる例を示しており、第４図（Ｃ）は
、第４図（ｂ）の故障ワードが固定障害であったときに
、交替データ記憶機構を用いることで対応できる例を示
している。また、第５図（ａ）は、アクセスしたワード
に２ビツトエラーが存在し、チエツクサムのブロックの
それ以外のワードにもエラーが存在した場合には、チエ
・７クサム訂正処理を併用しても回復ができない例を示
しており、第５図（ｂ）は、交替データ記憶機構を用い
ているときに、第５図（ａ）の故障モードが発生する例
を示している。

このように、従来技術では、制御記憶部のマイクロプロ
グラムの誤りデータの回復が実現できないことがあるの
である。

本発明はかかる事情に鑑みてなされたものであって、汎
用命令処理装置の制御記憶部に展開されるマイクロプロ
グラムの誤りデータの回復率を高めることのできる制御
Ｂ記憶回復処理方式の提供を目的とするものである。

〔課題を解決するための手段〕

第１図は本発明の原理構成図である。

図中、１は本発明を具備する汎用命令処理装置、２は汎
用命令処理装置１のために用意されるサービスプロセッ
サ、ｌＯは制御記憶部であって、サービスプロセッサ２
から初期設定されるマイクロプログラムを格納するもの
、１１はエラーデータ回復機構であって、制御ｎ記憶部
ＩＯの格納データの誤りを検出するとともに、予め設定
されているチェックコードと検査ワードとに従って誤り
のある格納データを正規のデータへと回復するもの、１
２はエラーデータ回復機構１１が備える特定故障モード
検出手段であって、エラーデータ回復機構１１では回復
できない故障モードの発生を検出するもの、１３はリロ
ード要求トリガ手段であって、特定故障モード検出手段
１２により回復不可能な故障モードの発生が検出される
ときに、マイクロプログラムの再ロードの要求フラグを
セットするもの、１４は回復処理制御機構であって、マ
イクロ命令実行時、あるいは所定の周期に従う検査周期
時に起動されて、エラーデータ回復機構１１の回復処理
の制御を実行するもの、１５は回復処理制御機構１４が
備える回復機構抑制手段であって、リロード要求トリガ
手段１３に要求フラグがセットされているときに、エラ
ーデータ回復機構ｔｉの動作処理を実行しないよう処理
するもの、１６は演算器であって、制御記憶部１０から
読み出されるマイクロプログラムにより制御されるもの
、２０はマイクロディスクであって、制御記憶部ｌＯに
展開するマイクロプログラムを保持するもの、２１はロ
ーダであって、マイクロディスク２０に保持されている
マイクロプログラムを制御記憶部１０にローディングす
るもの、２２は要求トリガ監視手段であって、汎用命令
処理装置１から送られてくる障害発生の受信時、あるい
は所定の周期に従う監視周期時に起動されて、リロード
要求トリガ手段１３に要求フラグがセットされているか
否かを監視するものである。

〔作用〕

本発明では、エラーデータ回復機構１１では回復できな
い故障モードであると判断するときには、特定故障モー
ド検出手段１２は、リロード要求トリガ手段１３にマイ
クロプログラムの再ロードの要求を表す要求トリガをセ
ットする。この要求トリガがセットされると、回復機構
抑制手段１５は、エラーデータ回復機構１１の起動要求
があってもエラーデータ回復機構１１を起動しないよう
処理する。この抑制処理により、再度の誤りデータの訂
正処理に伴う制御記憶部１０の多重エラーの進行を防止
できるようになる。一方、この要求トリガがセットされ
ると、要求トリガ監視手段２２は、ローダ２１に対して
マイクロプログラムの再ロードを命令する。この命令処
理により、正規のマイクロプログラムが制御記憶部ＩＯ
に設定し直されることになる。

このように、本発明では、エラーデータ回復機構１１で
は回復できないマイクロプログラムの誤りデータが見つ
かるときには、制御記憶部１０に対して正規のマイクロ
プログラムの再ロードを実行するよう構成したことから
、汎用命令処理装置１が使用するマイクロプログラムの
信顛性を高めることができるようになるのである。

〔実施例〕

以下、実施例に従って本発明の詳細な説明する。

第２図に、第１図で説明した制御記憶部１０に格納され
たマイクロプログラムの誤りデータを訂正していくため
の本発明の実施例構成を示す。

図中、３０はアドレスラッチ回路であって、制御ヰ記憶
部１０をアクセスするためのアドレスデータを保持する
もの、３１はマルチプレクサであって、アドレスランチ
回路３０に入力させるアドレスデータを選択するもの、
３２は誤りデータアドレスラッチ回路であって、誤りデ
ータのアドレスデータを保持するもの、３３は交替デー
タレジスタ（複数のこともある）であって、固定障害の
ときの交替メモリとして用いられるもの、３４は交替ア
ドレスラッチ回路（複数のこともある）であって、交替
データレジスタ３３のアドレスを保持するもの、３５は
交替アドレス有効ビット（複数のこともある）であって
、交替データレジスタ３３が使用中であるのか否かを表
示するもの、３６は比較器（複数のこともある）であっ
て、アドレスランチ回路３０のアドレスデータと交替ア
ドレスラッチ回路３４のアドレスデータとが一致するか
否かを判断し、更に交替アドレス有効ビット３５が使用
中を表示しているのか否かを判断するもの、３７はマル
チプレクサであって、制御記憶部ｌＯから読み出すマイ
クロ命令か、交替データレジスタ３３から読み出すマイ
クロ命令のいずれか一方を出力するものである。この交
替データレジスタ３３と、交替アドレスラッチ回路３４
と、交替アドレス有効ビット３５と、比較器３６とで固
定障害回復機構が構成され、比較器３６は、交替アドレ
ス有効ピント３５が使用中であることを表示していて、
かつ、アドレスランチ回路３０のアドレスデータと交替
アドレスラッチ回路３４のアドレスデータとが一致する
ときに、交替デルタレジスタ３３を使用するようマルチ
プレクサ３７を制御する。なお、マルチプレクサ３７か
ら出力されるマイクロ命令に含まれる制御記憶部１０を
アクセスするための次アドレスは、マルチプレクサ３１
に入力されることでアドレスラッチ回路３０に入力され
て、制御記憶部１０に人力されることになる。

３日はＥＣＣチエツク回路であって、マルチプレクサ３
７から出力されるマイクロ命令のＥＣＣチエツクを実行
するもの、３９は２つのランチ回路と１つのＡＮＤ回路
とから構成されるリロード検出回路であって、ＥＣＣチ
エツク回路３８により回復できない２ビツトの誤りデー
タが検出されることでチエツクサム処理を実行した場合
に、チエツクサムのブロックに更に別の誤りデータがあ
るときにその旨を検出するもの、４０はリロード要求ト
リガ回路であって、リロード検出回路３９により検出さ
れた検出信号をラッチするもの、４１はシンドロームで
あって、ＥＣＣチエツク回路３８により１ビツトの誤り
データが検出されるときに、どのビット位置に誤りがあ
るのかを保持するもの、４２はデコーダであって、誤り
があるビットに“１”をセットし、残りのビットに°０
“をセットするもの、４３は第１のＥＯＲ回路であって
、デコーダ４２の出力と誤りデータとの間の排他的論理
和をとることで１ビツトの誤りデータの訂正処理を実行
するもの、４４は第２のＥＯＲ回路であって、チエツク
サム訂正処理のための排他的論理和処理を実行するもの
、４５は検査ワードレジスタであって、チエツクサム訂
正処理のための検査ワードを格納するもの、４６はＡＮ
Ｄ回路であって、第２のＥＯＲ回路４４に“Ｏ”を人力
させるためのもの、４７はライトレジスタであって、制
御記憶部１０に書き込むマイクロ命令を保持したり、誤
りのあるマイクロ命令の誤りデータを保持したりするも
の、４８はマルチプレクサであって、ライトレジスタ４
７に人力させるデータを選択するもの、４９は回復処理
制御回路であって、回復処理全体の制御を実行するもの
である。

次に、このように構成される本発明の動作処理について
説明する。

アドレスランチ回路３０のアドレスデータに従って制御
記憶部１０からマイクロ命令が読み出されていくことで
、第１図で説明した演算器１６の制御が実行されていく
ことになる。このとき、第２のＥＯＲ回路４４は、″０
゛入力されているＡＮＤ回路４６からの“Ｏ”出力に従
って、その読み出したデータをそのままライトレジスタ
４７に垂れ流していくよう処理する。この処理の実行中
に、ＥＣＣチエツク回路３８により誤りデータであるこ
とが検出されると、回復処理制御回路４９は、制御記憶
部１０からの続出処理を中断して、誤りデータの回復処
理に入るよう処理する。このとき、この中断処理により
、ライトレジスタ４７にはその誤りデータがラッチされ
るとともに、誤りデータアドレスラッチ回路３２にはそ
の誤りデータのアドレスデータがラッチされることにな
る。

誤りデータの回復処理は、１ビツトの誤りデータである
ときには、回復処理制御回路４９に従ってマルチプレク
サ４８が第１のＥＯＲ回路４３を選択することで実行さ
れ、ライトレジスタ４７にラッチされている誤りデータ
の内の誤りビットが、デコーダ４２の出力との間の排他
的論理和により反転されることで実行されることになる
。そして、この訂正データは、回復処理制御回路４９に
従って、誤りデータアドレスランチ回路３２のアドレス
位置に書き込まれることで回復処理が実現されることに
なる。２ビツトの誤りデータであるときには、赤ず最初
に、回復処理制御回路４９に従ってマルチプレクサ４日
が検査ワードレジスタ４５を選択することで、ライトレ
ジスタ４７にチエツクサムの検査ワードがラッチされる
ことになる。

続いて、回復処理制御回路４９に従って制御記憶部ｌＯ
からその誤りデータを含むチエツクサムのブロックのデ
ータが順次読み出されて、第２のＥＯＲ回８４４により
検査ワードも含めたブロック内のすべてのワードについ
て対応するビット毎に排他的論理和を求めることで実行
されることになる。ここで、この処理時において、ＡＮ
Ｄ回路４６には“ｌ”が入力されることで、更新されて
いく排他的論理和演算の演算結果が第２のＥＯＲ回路４
４に入力されるよう構成されることになる。

そして、最終的な排他的論理和演算の実行結果として求
められることになる訂正データは、回復処理制御回路４
９に従って、誤りデータアドレスラッチ回路３２のアド
レス位置に書き込まれることで回復処理が実現されるこ
とになる。

一方、このチエツクサムの訂正処理の実行中に、そのチ
エツクサムのブロックに更に別の誤りデータが検出され
るときには、リロード検出回路３９の処理に従ってリロ
ード要求トリガ回路４０にフラグがセットされることに
なる。このフラグは、チエツクサム訂正処理でも回復で
きない故障モードであることを表示するものである。な
お、実施例では図示しなかったが、待ち合わせ機構が設
けられていて、ＥＣＣチエツク回路３８により誤りデー
タであることが検出されると、回復処理のステートが確
保されるよう構成されている。そして、汎用命令処理装
置１は、他の障害発生と同様に、サービスプロセッサ２
に対して、障害の発生を通知するよう処理することにな
る。。

回復処理制御回路４９は、この回復処理に続いて誤りデ
ータの訂正処理要求があるようなときにあっても、リロ
ード要求トリガ回路４０にフラグがセットされているこ
とを検出するときには、誤りデータの訂正処理の実行に
入らないよう処理する。この抑制処理により、再度の誤
りデータの訂正処理に伴う制御記憶部ｌＯの多重エラー
の進行を防止できるようになる。

そして、サービスプロセッサ２は、汎用命令処理装置１
から障害通知を受信すると、スキャンアウト機構を使用
してエラーログ処理を行い、リロード要求トリガ回路４
０にフラグがセットされているのか否かをチエツクする
。このチエツク処理により、リロード要求トリガ回路４
０にフラグがセットされていることを検出するときには
、サービスプロセッサ２は、初期設定したマイクロプロ
グラムと同じマイクロプログラムを制御記憶部１０に対
して再設定することになる。この再設定処理は、初期設
定と同様に、マルチプレクサ３１を介してアドレスラッ
チ回路３０に順次アドレスデータを人力しながら、マル
チプレクサ４Ｂを介してライトレジスタ４７に対応する
マイクロプログラムを人力していくことで実行されるこ
とになる。

このように、本発明では、制御記憶部ＩＯのマイクロプ
ログラムの誤りデータが回復できないときには、サービ
スプロセッサ２から再度マイクロプログラムを設定して
いくことで、誤りデータの回復を実現するよう処理する
のである。

以上の説明では、演算器１６の制御処理時に実行される
誤りデータの回復処理について説明したが、制御処理と
は関係なく、所定の検査周回に従って定期的に制御記憶
部１０のマイクロプログラムに誤りデータがあるのか否
か調べて回復処理を実行していくときにも、そのまま同
じ処理が適用されることになる。すなわち、汎用命令処
理装置１は、所定の検査周期のときに回復できない誤り
データがあることを検出するときには、リロード要求ト
リガ回路４０にフラグをセットして処理を終了する。そ
して、サービスプロセッサ２は、定期的にリロード要求
トリガ回路４０のフラグの有無を監視することでリロー
ド要求トリガ回路４０にフラグがセットされたことを検
出すると、汎用命令処理装置１を停止させてＰＯＩＩ御
記憶部ｌＯに対してマイクロプログラムの再設定を実行
していくことで誤りデータの回復処理を実現し、汎用命
令処理装置１を再起動していくよう処理するのである。

第３図に、回復処理制御回路４９が実行する概略のフロ
ーチャートを示しておくことにする。

〔発明の効果〕

以上説明したように、本発明によれば、汎用命令処理装
置の制御記憶部に展開されるマイクロプログラムの誤り
データの回復率を従来よりも著しく高めることができる
ようになるのである。

第１図は本発明の原理構成図、 第２図は本発明の実施例構成図、 第３図は本発明が実行するフローチャート、第４図は従
来技術で回復できる故障モードの説明図、 第５図は従来技術で回復不可能な故障モードの説明図で
ある。

図中、１は汎用命令処理装置、２はサービスプロセッサ
、１０は制御記憶部、１１はエラーブタ回復機構、１２
は特定故障モード検出手段、１３はリロード要求トリガ
手段、１４は回復処理制御機構、１５は回復機構抑制手
段、１６は演算器、２０はマイクロディスク、２１はロ
ーダ、２２は要求トリガ監視手段である。

Claims (1)

1. 【特許請求の範囲】 サービスプロセッサ（２）から初期設定されるマイクロ
   プログラムを格納する制御記憶部（１０）と、該制御１
   記憶部（１０）の格納データに誤りがあるときに、予め
   設定されているチェックコードと検査ワードとに従って
   該格納データを正規のデータへと回復させるエラーデー
   タ回復機構（１１）とを備える汎用命令処理装置（１）
   において、 上記エラーデータ回復機構（１１）では回復できない故
   障モードの発生を検出する特定故障モード検出手段（１
   ２）と、 該特定故障モード検出手段（１２）により回復不可能な
   故障モードの発生が検出されるときに、マイクロプログ
   ラムの再ロードの要求フラグをセットするリロード要求
   トリガ手段（１３）と、 該リロード要求トリガ手段（１３）に要求フラグがセッ
   トされているときに、上記エラーデータ回復機構（１１
   ）の動作処理を抑制する回復機構抑制手段（１５）とを
   備え、 上記サービスプロセッサ（２）は、上記リロード要求ト
   リガ手段（１３）に要求フラグがセットされているとき
   には、上記制御記憶部（１０）に対してマイクロプログ
   ラムを再ロードするよう処理してなることを、 特徴とする制御記憶回復処理方式。