JPH02287175A - Ｅｃｌ集積回路 - Google Patents
Ｅｃｌ集積回路Info
- Publication number
- JPH02287175A JPH02287175A JP1108906A JP10890689A JPH02287175A JP H02287175 A JPH02287175 A JP H02287175A JP 1108906 A JP1108906 A JP 1108906A JP 10890689 A JP10890689 A JP 10890689A JP H02287175 A JPH02287175 A JP H02287175A
- Authority
- JP
- Japan
- Prior art keywords
- output
- wired
- terminal
- signal
- signal line
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000013459 approach Methods 0.000 claims abstract description 4
- 238000011835 investigation Methods 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 2
- 239000000919 ceramic Substances 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
Landscapes
- Tests Of Electronic Circuits (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
- Logic Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明は、コンピータの演算装置などを構成するＥＣＬ
集積回路に関するものであり、特にこのＥＣＬ集積回路
を搭載した回路基板上の配線系の短絡を検出する機能を
備えたＥＣＬ集積回路に関するものである。
集積回路に関するものであり、特にこのＥＣＬ集積回路
を搭載した回路基板上の配線系の短絡を検出する機能を
備えたＥＣＬ集積回路に関するものである。
（従来の技術）
最近の大型コンピータは、高性能化のために高速のＥＣ
Ｌ集積回路が使用されると共に、極めて高密度の実装が
要求されている。このため、このようなＥＣＬ集積回路
が搭載されるプリント基板やセラミック配線基板は、ま
すます微細化されてきている。従って、配線基板上の信
号線がＧＮＤ線と短絡するおそれが増大しつつある。
Ｌ集積回路が使用されると共に、極めて高密度の実装が
要求されている。このため、このようなＥＣＬ集積回路
が搭載されるプリント基板やセラミック配線基板は、ま
すます微細化されてきている。従って、配線基板上の信
号線がＧＮＤ線と短絡するおそれが増大しつつある。
（発明が解決しようとする課題）
上記従来のＥＣＬ集積回路では、これが搭載されるプリ
ント基板等の信号線がＧＮＤに短絡した場合論理エラー
となるが、このエラーの発生原因や短絡箇所の特定が困
難であるという問題がある。
ント基板等の信号線がＧＮＤに短絡した場合論理エラー
となるが、このエラーの発生原因や短絡箇所の特定が困
難であるという問題がある。
（課題を解決するための手段）
本発明のＥＣＬ集積１回路は、信号端子ごとに設置され
各信号端子の電圧値が接地電圧に所定値以上接近したか
否かを示す二値信号を出力する比較回路と、各比較回路
の出力のワイヤードオア値を保持し外部に出力する手段
とを備え、このＥＣＬ集積回路が搭載される配線基板上
の信号線のＧＮＤへの短絡を容易に検出できるように構
成されている。
各信号端子の電圧値が接地電圧に所定値以上接近したか
否かを示す二値信号を出力する比較回路と、各比較回路
の出力のワイヤードオア値を保持し外部に出力する手段
とを備え、このＥＣＬ集積回路が搭載される配線基板上
の信号線のＧＮＤへの短絡を容易に検出できるように構
成されている。
以下、本発明の作用を実施例と共に詳細に説明する。
（実施例）
第１図は、本発明の一実施例のＥＣＬ集積回路の要部の
構成を示すブロック図であり、ｐｔ、ｐ２・・・・Ｐｎ
は信号端子、Ａは本体部分、Ｓｌ。
構成を示すブロック図であり、ｐｔ、ｐ２・・・・Ｐｎ
は信号端子、Ａは本体部分、Ｓｌ。
Ｓ２・・・・Ｓｎは信号線、ＣＩ、Ｃ２・・・・Ｃｎは
比較回路、ＯＲはワイヤードオア部、Ｆはフリップ・フ
ロップ、０は短絡検出信号を出力する出力端子 である
。
比較回路、ＯＲはワイヤードオア部、Ｆはフリップ・フ
ロップ、０は短絡検出信号を出力する出力端子 である
。
このＥＣＬ集積回路の各信号端子ＰＬ、Ｐ２・・・・Ｐ
ｎに接続される信号ｖＡＳ１．Ｓ２・・・・Ｓｎは、本
体部分Ａに連なっている。信号線８１〜Ｓｎのそれぞれ
は、比較回路０１〜Ｃｎに接続されると共に、比較回路
０１〜Ｃｎの出力端子はワイヤードオア回路ＯＲを経て
フリップ・フロップＦに接続されている。これらの比較
回路Ｃ１〜Ｃｎは、比較回路Ｃ１で代表して示すように
、１対のトランジスタＱ１．Ｑ２と抵抗器Ｒとで構成さ
れている。一方のトランジスタＱ１のベース端子は信号
線Ｓに接続され、他方のトランジスタＱ２のベース端子
には基準電圧Ｖｃが供給されている。この基準電圧Ｖｃ
は、ＥＣＬ集積回路のハイレベルが一〇、８ Ｖでロー
レベルが−１，７ｖであ、ることから、ハイレベルと接
地レベルであるＱｖの中間の値、例えば−０，３ｖに設
定されている。
ｎに接続される信号ｖＡＳ１．Ｓ２・・・・Ｓｎは、本
体部分Ａに連なっている。信号線８１〜Ｓｎのそれぞれ
は、比較回路０１〜Ｃｎに接続されると共に、比較回路
０１〜Ｃｎの出力端子はワイヤードオア回路ＯＲを経て
フリップ・フロップＦに接続されている。これらの比較
回路Ｃ１〜Ｃｎは、比較回路Ｃ１で代表して示すように
、１対のトランジスタＱ１．Ｑ２と抵抗器Ｒとで構成さ
れている。一方のトランジスタＱ１のベース端子は信号
線Ｓに接続され、他方のトランジスタＱ２のベース端子
には基準電圧Ｖｃが供給されている。この基準電圧Ｖｃ
は、ＥＣＬ集積回路のハイレベルが一〇、８ Ｖでロー
レベルが−１，７ｖであ、ることから、ハイレベルと接
地レベルであるＱｖの中間の値、例えば−０，３ｖに設
定されている。
また、トランジスタＱｌ、Ｑ２のエミッタ端子には抵抗
器Ｒを介して−４，５ｖ程度の電源電圧■。
器Ｒを介して−４，５ｖ程度の電源電圧■。
が供給されている。
従って、入力端子Ｐ１に一〇、８ｖから−１，７Ｖの範
囲の正しいＥＣＬレベルが供給されている限り、トラン
ジスタＱ１がオフ、トランジスタＱ２がオン状態にあり
、ワイヤードオアＯＲへの出力はハイレベルになる。し
かしながら、入力端子Ｐ１に連なるプリント基板上の信
号線がなんらかの原因によってＧＮＤと短絡すると、ト
ランジスタＱｌがオン状態となり、ワイヤードオアＯＲ
への出力はローレベルに立下がる。同様にして、入力端
子Ｐ２〜Ｐｎに連なるプリント基板上の信号線がなんら
かの原因によってＧＮＤと短絡すると、比較回路０２〜
Ｃｎの出力はローレベルに立下がる。比較回路０１〜Ｃ
ｎのいずれかの出力がローに立下がると、フリップ・フ
ロップＦがハイからローに反転し、出力端子０からこの
ＥＣＬ集積回路の外部に短絡の検出が通知される。
囲の正しいＥＣＬレベルが供給されている限り、トラン
ジスタＱ１がオフ、トランジスタＱ２がオン状態にあり
、ワイヤードオアＯＲへの出力はハイレベルになる。し
かしながら、入力端子Ｐ１に連なるプリント基板上の信
号線がなんらかの原因によってＧＮＤと短絡すると、ト
ランジスタＱｌがオン状態となり、ワイヤードオアＯＲ
への出力はローレベルに立下がる。同様にして、入力端
子Ｐ２〜Ｐｎに連なるプリント基板上の信号線がなんら
かの原因によってＧＮＤと短絡すると、比較回路０２〜
Ｃｎの出力はローレベルに立下がる。比較回路０１〜Ｃ
ｎのいずれかの出力がローに立下がると、フリップ・フ
ロップＦがハイからローに反転し、出力端子０からこの
ＥＣＬ集積回路の外部に短絡の検出が通知される。
（発明の効果）
以上詳細に説明したように、本発明のＥＣＬ集積回路は
、信号端子ごとに設置され各信号端子の電圧値が接地電
圧に所定値以上接近したか否かを示す二値信号を出力す
る比較回路と、各比較回路の出力のワイヤードオア値を
保持し外部に出力する手段とを備える構成であるから、
ＥＣＬ集積回路が搭載されるプリント基板上における信
号線のＧＮＤへの短絡をこのＥＣＬ集積回路自体を利用
して容易に検出でき、エラー発生原因の究明やエラー発
生箇所の探索が容易・確実になるという効果が奏される
。
、信号端子ごとに設置され各信号端子の電圧値が接地電
圧に所定値以上接近したか否かを示す二値信号を出力す
る比較回路と、各比較回路の出力のワイヤードオア値を
保持し外部に出力する手段とを備える構成であるから、
ＥＣＬ集積回路が搭載されるプリント基板上における信
号線のＧＮＤへの短絡をこのＥＣＬ集積回路自体を利用
して容易に検出でき、エラー発生原因の究明やエラー発
生箇所の探索が容易・確実になるという効果が奏される
。
第１図は本発明の一実施例のＥＣＬ集積回路の構成を示
すブロック図である。 Ａ・・・本体部分、Ｐ１〜Ｐｎ・・・信号端子、８１〜
Ｓｎ・・・信号線、０１〜Ｃｎ・・・比較回路、ＯＲ・
・・ワイヤードオア回路、Ｆ・・・フリップ・フロップ
。
すブロック図である。 Ａ・・・本体部分、Ｐ１〜Ｐｎ・・・信号端子、８１〜
Ｓｎ・・・信号線、０１〜Ｃｎ・・・比較回路、ＯＲ・
・・ワイヤードオア回路、Ｆ・・・フリップ・フロップ
。
Claims (1)
- 【特許請求の範囲】 信号端子ごとに設置され各信号端子の電圧値が接地電圧
に所定値以上接近したか否かを示す二値信号を出力する
比較回路と、 各比較回路の出力のワイヤードオア値を保持し外部に出
力する手段とを備えたことを特徴とするＥＣＬ集積回路
。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1108906A JPH02287175A (ja) | 1989-04-27 | 1989-04-27 | Ｅｃｌ集積回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1108906A JPH02287175A (ja) | 1989-04-27 | 1989-04-27 | Ｅｃｌ集積回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02287175A true JPH02287175A (ja) | 1990-11-27 |
Family
ID=14496633
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1108906A Pending JPH02287175A (ja) | 1989-04-27 | 1989-04-27 | Ｅｃｌ集積回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02287175A (ja) |
-
1989
- 1989-04-27 JP JP1108906A patent/JPH02287175A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5012185A (en) | Semiconductor integrated circuit having I/O terminals allowing independent connection test | |
| US4255748A (en) | Bus fault detector | |
| US4716323A (en) | Power voltage drop detecting circuit | |
| KR100213845B1 (ko) | 집적 전원 공급 모니터회로 | |
| JPH04114221A (ja) | コンピュータに於けるキースイツチ入力部の異常検出方法 | |
| JPH02287175A (ja) | Ｅｃｌ集積回路 | |
| KR970049834A (ko) | 전기 전도성 물체, 특히 칩카드상에서 집적회로의 존재 검출 시스템 | |
| US5808377A (en) | Power supply contention prevention circuit | |
| US7080276B1 (en) | Circuit and method for automatically selecting clock modes | |
| JPH07218582A (ja) | Ｉｃピンの接続不良検出装置 | |
| JPH11142462A (ja) | オープン検出回路 | |
| JP4204175B2 (ja) | インターフェース回路 | |
| KR910003203B1 (ko) | 반도체 칩내에 테스트 입력단의 보호회로를 구비한 테스트 회로 | |
| KR920007776Y1 (ko) | 데이타신호 보존 및 오 데이타신호 전송 방지회로 | |
| JP2570413B2 (ja) | 直流２線式無接点スイッチ | |
| KR930006549Y1 (ko) | 디코더의 검사회로 | |
| JPS6051316A (ja) | 半導体集積回路 | |
| JP3526378B2 (ja) | 基準電圧回路のテスト回路 | |
| KR0183496B1 (ko) | 신호라인 단락 감지회로 | |
| KR940000311Y1 (ko) | 백업 배터리 검사회로 | |
| JPS5813955B2 (ja) | カサイジユシンキ | |
| JPH10112527A (ja) | 半導体装置 | |
| JPH0758894B2 (ja) | 電気回路装置 | |
| JPH0454530Y2 (ja) | ||
| JPH02298066A (ja) | 半導体集積回路装置 |