JPH02298066A - 半導体集積回路装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野１ 本発明は、Ｂｉ−ＭＯＳ論理回路と相補型ＭＯＳ論理回
路から組み合わされた半導体集積回路―置の電源給電構
造に関する。

［発明の概要］ 本発明は、Ｂｉ−ＭＯＳ論理回路と相補型ＭＯＳ論理回
路が組合わさってなる半導体集積回路装置において、半
導体集積回路装置の電源系を、Ｂｉ−ＭＯＳ論理回路と
、相補型ＭＯＳ論理回路の２系統以上に分けることによ
り、相補型ＭＯＳ論理回路の定常電流（静止電流）の測
定を可能とし、半導体集積回路製品の良品、不良品の判
別を容易にするものである。

［従来の技術１ 従来のバイポーラ論理回路と相補型ＭＯＳ論理回路が組
み合わされた半導体集積回路装置は、特開昭６０−５１
３２６号、特開昭６０−５１３２７号に示される様に電
源系は、ＶＤＤ、ＧＮＤの１系統であった。第６図に従
来技術であるところの半導体集積回路装置のブロック図
を表す、第６図の（６１）は入力回路ブロック、（６２
）は内部論理回路ブロック、（６３）は出力回路ブロッ
クを表す。（６４）は外部からの信号を半導体集積回路
装置へ入れる入力端子、（６５）は入力回路から内部論
理回路へ信号をつたえる信号ライン、（６６）は内部論
理回路から出力回路へ信号を伝λる信号ライン、（６７
）は半導体集積回路装置から信号を外部へ伝える出力端
子である。このブロック図において（６１）と（６３）
は、バイポーラ論理回路により構成されており、（６２
）は、相補型ＭＯ５論理回路から構成されている。（６
８）は入力ブロックのプラス側を給電するＶＤＤ電源、
（６９）は内部論理回路ブロックのプラス側を給電する
ＶＤＤＭｌ源、（６１０，）は、出力回路ブロックのプ
ラス側を給電するＶＤＤ電源である。（６１１）は人力
ブロックのＧＮＤ（グランド）側を給電するＶＳＳ電源
、（６１２）は、内部論理回路ブロックのＧＮＤ　（グ
ランド）側を給電する■ＳＳ電源、（６１３）は、出力
回路ブロックのＧＮＤ　（グランド）側を給電するＶＳ
Ｓ電源である。（６８）と（６９）と（６１０）は、接
続され（６１４）のプラス側電源端子ＶＤＤとして、外
部電源より給電される。また（６１１）と　（６１２）
　　と　（６１３）は、接続され（６１５）のＧＮＤ　
（グランド）　（１１１１電源端子ＶＳＳとして、外部
電源により給電される。（６１６）は、バイポーラ論理
回路と相？ｆｌｌ　”Ｗ　Ｍ　ＯＳ論理回路が組み合わ
された従来の給電溝造を持つ半導体集積回路装置を表し
ている。ここでの半導体集積回路装置に給電する電源系
は、１系統でバイポーラ論理回路と相補型ＭＯＳ論理回
路を共に給電している。

［発明が解決しようとする課題］ 前述のバイポーラトランジスタからなるバイポーラ論理
回路と同様にバイポーラトランジスタとＭＯＳＦＥＴの
組み合わされたＢ　ｉ　−ＭＯＳ論理回路と相補型ＭＯ
５論理回路が組み合わされた半導体集積回路装置におい
て、Ｂｉ−ＭＯ３Ｏ３論理回路信号が”Ｈｉｇｈ−また
は、”　Ｌ　ｏ　ｗ　”の定常状態において電源系に常
時、数ｕＡがら、数ｍＡの定常電流がながれる。一方こ
れに比較して相補型ＭＯ５ｉ＊理回路は、信号が“Ｈｉ
ｇｈ”または、”　Ｌ　ｏ　ｗ”の定常状態において電
源系に定常電流は、数ｎＡから数百ｎＡとほとんど流れ
ない。この様な状態を静止状態と呼び、この電流を、静
止電流と呼んでいる。もし相補型ＭＯＳ論理回路におい
て静止電流が数ｕＡから数ｍＡ流れている場合は、半導
体基板上に構成されたＭＯＳトランジスタ、抵抗、キャ
パシタ、等に欠陥があるとされ、相補型ＭＯＳ論理回路
は、初期から正常な回路動作をしないか、あるいは、長
期間の回路動作の中で、不良が発生する事が知られてい
る。ゆえに、相補型ＭＯ５論理回路がら構成される半導
体集積回路装置においては、静止電流の測定が、良品、
不良品の判別に重要であった。ところは、従来の様なり
１−ＭＯ５論理回路と相補型ＭＯ３論理回路が組み合わ
された半導体集積回路装置において、電源系が１系統で
Ｂｉ−ＭＯ３論理回路と相補型ＭＯ５論理回路を共通に
給電すると、半導体集積回路装置の定常電流（静止電流
）を測定する場合、相補型ＭＯ３論理回路の静止電流は
、Ｂｉ−ＭＯ３論理回路の定常電流（静止電流）が非常
に大きいため埋もれてしまい、相補型ＭＯ３論理回路の
不良が判別できず半導体集積回路装置の信頼性を低下さ
せる問題があった。本発明は、この様な問題点を解決す
るもので、その目的とするところは、Ｂｉ−ＭＯ５論理
回路と相補型ＭＯ３論理回路とが組み合わされた半導体
集積回路装置において電源系をＢｉ−ＭＯ５論理回路と
相補型ＭＯ３論理回路の２系統以上に分離することによ
り相補型ＭＯ５論理回路の静止電流の測定を可能とし、
半導体集積回路装置の相補型ＭＯ８論理回路の部分の良
品、不良品の判別をすることにより、半導体集積回路装
置の信頼性の向上をはかるものである。

［課題を解決するための手段１ 本発明の半導体集積回路装置は、バイポーラトランジス
タとＭＯＳＦＥＴが組み合わされたＢｉ−ＭＯ３論理回
路とＰチャンネルＭ　ＯＳ　Ｆ　Ｅ　’ｒとＮチャンネ
ルＭＯ５ＦＥＴが組合わさって構成される相補型ＭＯ３
論理回路から構成される装置集積回路装置において、半
導体集積回路装置を給電する電源系が、２系統以上のｔ
源給電系を持つことを特徴とする。

［実　施　例］ 以下本発明の実施例を図面にもとすいて説明する。第１
図は本発明における２系統の電源給電系を持つところの
半導体集積回路装置の構成図である。第１図の（１）は
入力回路ブロック、（２）は内部論理回路ブロック、（
３）は出力回路ブロックを表す。（４）は外部からの信
号を半導体集積回路装置へ入れる入力端子、（５）は入
力回路から内部論理回路へ信号をつたえる信号ライン、
（６）は内部論理回路から出力回路へ信号を伝える信号
ライン、（７）は半導体集積回路装置から信号を外部へ
伝える出力端子である。このブロック図において（１）
と（３）は、Ｂｉ−ＭＯＳ論理回路により構成されてお
り、（２）は、相補型ＭＯＳ論理回路から構成されてい
る。（８）は入力側を給電するＶＤＤ　Ｉ電源、（９）
は内部論理回路ブロックのプラス側を給電するＶＤＤ２
電源、（ｌＯ）は、出力回路ブロックのプラス側を給電
するＶＤＤ　Ｉ電源である。（１１）は入力ブロックの
ＧＮＤ　（グランド）側を給電するｖＳＳ電源、（１２
）は、内部論理回路ブロックのＧＮＤ（グランド）側を
給電するＶＳＳ電源、（１３）は、出力回路ブロックの
ＧＮＤ　（グランド）（ロリな給電する■ＳＳ電源であ
る。（８）と（１０）は、接続され（１４）のプラス側
電源端子ＶＤＤＩとして、外部電源により給電される。

また（１１）と（１２）と（１３）は、接続され（１５
）のＧＮＤ　（グランド）（前型１原ｆｌ、子ＶＳＳと
して、外部電源により給電される。ここで（１４）と（
１５）からなる電源系は、第１の電源系としてＢｉ−Ｍ
ＯＳ論理回路を給電している。

（９）はプラス側電源端子ＶＤＤ２として、外部電源よ
り給電され、（１５）はＧＮＤ　（グランド）側電源端
子ＶＳＳとして、外部電源により給電される。この（９
）と（１５）からなる電源系は、第２の電源系として相
補型ＭＯＳ論理回路を給電している。（１６）は、Ｂｊ
　−ＭＯＳ論理回路と相補型ＭＯＳ論理回路が組み合わ
された半導体集積回路装置を表している。第１図の（１
）の入力回路ブロックは、第２図の様なり１−ＭＯＳ論
理回路で構成されており、（２１）の入力端子が’　Ｈ
ｉ　ｇ　ｈ”の時は、（２２）のＶＤＤ側電源と（２３
）のＶＳＳ側電源からなる電源系に定常電流が数ｕＡか
ら数ｍＡ流れる。第１図の（２）の内部論理回路ブロッ
クは、第３図の様な相補型ＭＯＳ論理回路で構成されて
おり（３１）のＶＤＤ側電源と（３２）のＶＳＳ側電源
からなる電源系には、信号の’Ｈｉｇｈ”状態または、
”　Ｌ　。

Ｗ”状態においての定常状態において、定常電流（静止
電流）は、はとんど流れない。第１図の（３）の出力回
路ブロックは、第４図の様なり１−ＭＯＳ論理回路で構
成されており（４１）の出力端子が°’　Ｌ　ｏ　ｗ　
”の時は、（４２）のＶＤＤ側電源と（４３）のｖＳＳ
側電源からなる電源系に定常電流が数ｕＡから数ｍＡ流
れる。第５図は、本発明の第２の実施例であるところの
３系統の電源系をもつ半導体集積回路装置を表す。（５
１）は、入力回路ブロック、（５２）は、内部論理回路
ブロック、（５３）は、出力回路ブロックである。（５
１）はＢｉ−ＭＯＳ論理回路により構成され、（５２）
は、相補型ＭＯＳ論理回路から構成され、（５３）は、
Ｂｉ−ＭＯＳ論理回路から構成している。Ｂｉ−ＭＯＳ
論理回路から構成している。Ｂｉ−ＭＯＳ論理回路は、
ＴＴＩ−論理回路とＥＣＬ論理回路があり、おのおのの
動作電圧が異なるため、例えば（５１）がＴ　Ｌ　Ｌ論
理回路であり、（５３）が、ＥＣＬ論理回路の場合は。

（５７）をＧＮＤ　（グランド）として、（５４）はプ
ラス側電源、（５５）はプラス側電源、（５６）はマイ
ナス側電源と、電源系を別々にする必要がある。このた
めには、３系統の電源給電系が必要である。以上述べた
様な実施例においては。

電源給電系の本数を、２本、３本としているが、本発明
における電源給電系の本数は、これに限定されるもので
なく、また第２図、第３図、第４図２で説明した回路に
限定されるものでない。

［発明の効果］ 以上述べたような本発明による電源系を分離した構造を
持つ半導体集積回路装置にすれば、相補型ＭＯ５回路の
静止電流を分離測定することが出来、良品、不良品の判
別が可能となり半導体集積回路装置の信頼性の向上をは
かる事が出来る。

【図面の簡単な説明】

第１図は、本発明による２系統の電源給電系をもつ半導
体集積回路装置を示す図。 第２図は、Ｂ　１−ＭＯ３論理回路から構成された入力
回路図。 第３図は、相補型ＭＯＳ論理回路から構成された内部論
理回路図。 第４図は、Ｂ　１−ＭＯ３論理回路から構成された出力
回路図。 第５図は、本発明における第２の実施例であるところ３
系統の電源系を持つ半導体集積回路装置を示す図。 第６図は、従来の電源給電構造をもつ半導体集積回路を
示す図。 （１）　　・・・入力回路ブロック （２）・・・内部論理回路ブロック （３）・・・出力回路ブロック （４）・・・入力端子 （５）・・・信号線 （６）・・・信号線 （７）・・・出力端子 （８）・・・ＶＤＤ１１１源 （９）・・・ＶＤＤ２１１源 （１０）・・・ＶＤＤ　Ｉ４１＆源 （１１）　　・・・ＶＳＳｔ源 （１２）・・・ＶＳＳ電源 （１３）・・・ＶＳＳ電源 （１４）・・・ＶＤ０１１１源 （１５）・・・ｙｓｓｉｔ源 （１６）・・・半導体集積回路装置 （２１）・・・入力端子 （２２）・・・ＶＤＤ　Ｉ電源 （２３）　　・・−ＶＳＳＩｉ源 （３１）・・・ＶＤＤ２電源 （３２）・・・ＶＳＳ電源 （３１）・・・ＶＤＤ　１１１源 （３２）・・・ＶＳＳ電源 （５１）・・・入力回路ブロック （５２）・・・内部論理回路ブロック （５３）・・・出力回路ブロック （５４）　　・＝　−ＶＤＤＩ電源 （５５）・・・ＶＤＤ２電源 （５６）・・・ＶＤＤ３電源 （５７）・・・ｙｓｓｉｔ源 （６１）・・・入力回路ブロック （６２）・・・内部論理回路ブロック （６３）・・・出力回路ブロック （６４）・・・入力端子 （６５）・・・信号線 （６６）・・・信号線 （６７）・・・出力端子 （６８）・・・ＶＤＤＩＩ源 （６９）・・・ＶＤＤ電源 （６１０）　・−・ＶＤＤｔｌＩＦ。 （６１１）　　・・・■ＳＳ電源 （６１２）　　・・・■ＳＳ電源 （６１３）　　・・・■ＳＳ電源 （６１４）　　・・・ＶＤＤ電源 （６１５）＝　−−ＶＳＳ電源 （６１６）　　・・・半導体集積回路装置以上 出願人　セイコーエプソン株式会社 代理人　弁理士　鈴　木　喜三部（他１名）第　　１　
回 鴇２１！］　　　　　　　晃３゜ ＃＋　　４　　固 ？１５！！１

Claims (2)

【特許請求の範囲】
1. （１）バイポーラトランジスタとＭＯＳＦＥＴが組み合
   わされたＢｉ−ＭＯＳ論理回路とＰチャンネルＭＯＳＦ
   ＥＴとＮチャンネルＭＯＳＦＥＴが組合わさって構成さ
   れる相補型ＭＯＳ論理回路から構成される半導体集積回
   路装置において、半導体集積回路装置を給電する電源系
   が、２系統以上の電源給電系を持つことを特徴とする半
   導体集積回路装置。
2. （２）請求項１記載の半導体集積回路装置において、第
   １の電源系は、Ｂｉ−ＭＯＳ論理回路を給電し、第２の
   電源系は相補型ＭＯＳ論理回路を給電することを特徴と
   する半導体集積回路装置。