JPH02288446A - 変調装置 - Google Patents
変調装置Info
- Publication number
- JPH02288446A JPH02288446A JP1107394A JP10739489A JPH02288446A JP H02288446 A JPH02288446 A JP H02288446A JP 1107394 A JP1107394 A JP 1107394A JP 10739489 A JP10739489 A JP 10739489A JP H02288446 A JPH02288446 A JP H02288446A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- circuit
- input
- exclusive logic
- modulation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000006243 chemical reaction Methods 0.000 claims description 11
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 claims description 9
- 230000006866 deterioration Effects 0.000 abstract description 4
- 230000003247 decreasing effect Effects 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 8
- 230000015572 biosynthetic process Effects 0.000 description 3
- 230000010363 phase shift Effects 0.000 description 3
- 238000003786 synthesis reaction Methods 0.000 description 3
- 238000000034 method Methods 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005562 fading Methods 0.000 description 1
Landscapes
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野］
本発明は変調装置に関し、特にディジタル多値多相変調
方式による変調装置の改良に関する。
方式による変調装置の改良に関する。
［従来の技術］
近年、使用周波数の有効利用を考慮して、位相面におけ
る多相位相変調に加えて振幅面においても同時に変調を
行なう、いわゆる多値多相変調方式が搬送波ディジタル
伝送方式の一環として実用化されている。その実用例と
して、例えば１８ Ｑ Ａ Ｍ （Ｑｕａｄｒａｔｕｒ
ｅ Ａｍｐｌｉｔｕｄｅ Ｍｏｄｕｌａｔｉｏｎ）方式
が知られている。
る多相位相変調に加えて振幅面においても同時に変調を
行なう、いわゆる多値多相変調方式が搬送波ディジタル
伝送方式の一環として実用化されている。その実用例と
して、例えば１８ Ｑ Ａ Ｍ （Ｑｕａｄｒａｔｕｒ
ｅ Ａｍｐｌｉｔｕｄｅ Ｍｏｄｕｌａｔｉｏｎ）方式
が知られている。
第２図はその１６ＱＡＭ方式における変調装置の主要部
を示している。同図において、ｌはアドレス発生回路、
２及び３はメモリ回路、４及び５はＤ−Ａ変換回路、６
及び７は〇−π位相位相変調回路線８／２位相推移回路
、そして、９は合成回路である。２１，２２．２３及び
２４はそれぞれ、データ信号Ｓ１１．Ｓ１２．Ｓ２１及
び３２２の入力信号端子である。２５は搬送波信号入力
端子、２６は変調波出力端子である。
を示している。同図において、ｌはアドレス発生回路、
２及び３はメモリ回路、４及び５はＤ−Ａ変換回路、６
及び７は〇−π位相位相変調回路線８／２位相推移回路
、そして、９は合成回路である。２１，２２．２３及び
２４はそれぞれ、データ信号Ｓ１１．Ｓ１２．Ｓ２１及
び３２２の入力信号端子である。２５は搬送波信号入力
端子、２６は変調波出力端子である。
データ信号Ｓ１１．Ｓ１２，５２１．Ｓ２２はそれぞれ
入力信号端子２１，２２，２３．２４からアドレス発生
回路ｌに入力される。アドレス発生回路１は個々の入力
データ信号５１１５１２、Ｓ２１．３２２に対して特定
のアドレスを指定する。アドレス発生回路ｌにおいてア
ドレスを指定された入力データ信号は、メモリ回路２及
び３においてそれぞれ指定されたアドレスに格納されて
いるデータ信号を読み出す。
入力信号端子２１，２２，２３．２４からアドレス発生
回路ｌに入力される。アドレス発生回路１は個々の入力
データ信号５１１５１２、Ｓ２１．３２２に対して特定
のアドレスを指定する。アドレス発生回路ｌにおいてア
ドレスを指定された入力データ信号は、メモリ回路２及
び３においてそれぞれ指定されたアドレスに格納されて
いるデータ信号を読み出す。
メモリ回路２及び３に格納されているデータ信号は、そ
れぞれＤ−Ａ変換回路４及び５に入力されてアナログ信
号に変換される。これらの７ナログ信号は、〇−π−π
変調回路６及び７に入力される。０−π位相変調回路６
においては、搬送波信号入力端子２５から入力される所
定の搬送波信号が、Ｄ−Ａ変換回路４から出力されたア
ナログ信号によって位相変調されて、Ｐ信号として合成
回路９へ送られる。
れぞれＤ−Ａ変換回路４及び５に入力されてアナログ信
号に変換される。これらの７ナログ信号は、〇−π−π
変調回路６及び７に入力される。０−π位相変調回路６
においては、搬送波信号入力端子２５から入力される所
定の搬送波信号が、Ｄ−Ａ変換回路４から出力されたア
ナログ信号によって位相変調されて、Ｐ信号として合成
回路９へ送られる。
π／２位相推移回路８は、搬送波信号入力端子２５に入
力された搬送波信号の位相を９０’シフトして０−π位
相変調回路７へ送る。〇−π−π変調回路７において、
π／２位相推移回路８から送られた搬送波信号が、Ｄ−
Ａ変換回路５から送られてくるアナログ信号によって位
相変調され、そしてその変調後の信号であるＱ信号が合
成回路９へ送られる。
力された搬送波信号の位相を９０’シフトして０−π位
相変調回路７へ送る。〇−π−π変調回路７において、
π／２位相推移回路８から送られた搬送波信号が、Ｄ−
Ａ変換回路５から送られてくるアナログ信号によって位
相変調され、そしてその変調後の信号であるＱ信号が合
成回路９へ送られる。
上記のＰ信号及びＱ信号が１合成回路９において直交合
成されて出力端子２６から出力される。
成されて出力端子２６から出力される。
上記の従来の変調装置において、入力データ信号３１１
，３１２．Ｓ２１及び３２２間で相互干渉がない場合に
は、出力端子２６から出力される変調波信号の周波数特
性は、第３図に示すように良好な状態となる。しかしな
がら、入力データ信号５１１，５１２，５２１及び３２
２間で相互干渉が発生すると、出力端子２６から出力さ
れる変調波信号の周波数特性が、第４図あるいは第５図
に示すように乱れ、あたかもフェージングが起こったよ
うになる。その結果、受信側においてビット誤り率が劣
化するおそれがある。
，３１２．Ｓ２１及び３２２間で相互干渉がない場合に
は、出力端子２６から出力される変調波信号の周波数特
性は、第３図に示すように良好な状態となる。しかしな
がら、入力データ信号５１１，５１２，５２１及び３２
２間で相互干渉が発生すると、出力端子２６から出力さ
れる変調波信号の周波数特性が、第４図あるいは第５図
に示すように乱れ、あたかもフェージングが起こったよ
うになる。その結果、受信側においてビット誤り率が劣
化するおそれがある。
［解決すべき課題］
本発明は、複数の入力データ信号のそれぞれに所定の信
号を混合することによって、それらの入力データ信号間
の相互干渉を少なくし、受信側においてデータ信号のビ
ット誤り率が劣化するのを防止することができる変調装
置を提供することを課題とする。
号を混合することによって、それらの入力データ信号間
の相互干渉を少なくし、受信側においてデータ信号のビ
ット誤り率が劣化するのを防止することができる変調装
置を提供することを課題とする。
［課題の解決手段］
上記の課題を解決するための子役は、入力信号が入力さ
れる排他論理回路と、排他論理回路の他の入力端子に入
力される所定の信号を発生する信号発生回路と、排他論
理回路の出力信号により特定のアドレス信号を生成して
出力するアドレス発生回路と、アドレス発生回路から出
力されるアドレス信号によりアドレスを指定されて、上
記の入力信号に対応するディジタル信号を出力するメモ
リ回路と、メモリ回路から出力されるディジタル信号を
アナログ信号に変換して出力するＤ−Ａ変換回路と、Ｄ
−Ａ変換回路からの出力信号を変調信号として、所定の
搬送波信号に対して位相変調を行なう変調回路とを有す
る構成である。
れる排他論理回路と、排他論理回路の他の入力端子に入
力される所定の信号を発生する信号発生回路と、排他論
理回路の出力信号により特定のアドレス信号を生成して
出力するアドレス発生回路と、アドレス発生回路から出
力されるアドレス信号によりアドレスを指定されて、上
記の入力信号に対応するディジタル信号を出力するメモ
リ回路と、メモリ回路から出力されるディジタル信号を
アナログ信号に変換して出力するＤ−Ａ変換回路と、Ｄ
−Ａ変換回路からの出力信号を変調信号として、所定の
搬送波信号に対して位相変調を行なう変調回路とを有す
る構成である。
上記の構成において、排他論理回路は多重化装置におい
て用いられるものと同様の回路を用いることができる。
て用いられるものと同様の回路を用いることができる。
入力データ信号は、排他論理回路（１０゜１１．１２．
１３）において、信号発生回路（１５）から送られてく
る信号と混合される。これにより、入力データ信号相互
間の干渉が少なくなる。
１３）において、信号発生回路（１５）から送られてく
る信号と混合される。これにより、入力データ信号相互
間の干渉が少なくなる。
［実施例］
第１図は本発明の一実施例に係る変調装置のブロック図
を示している。
を示している。
同図において、先に説明した第２図と同じ部分は同一符
号を付しである。第１図において第２図と異なっている
点は、主に、アドレス発生回路ｌの前段に次の各回路、
すなわち排他論理回路１０．１１，１２，１３、制御回
路１４及び信号発生回路１５を設けであることである。
号を付しである。第１図において第２図と異なっている
点は、主に、アドレス発生回路ｌの前段に次の各回路、
すなわち排他論理回路１０．１１，１２，１３、制御回
路１４及び信号発生回路１５を設けであることである。
入力データ信号Ｓ１１，５１２，３２１Ｓ２２は、それ
ぞれ入力信号端子２１，２２゜２３．２４から排他論理
回路１０，１１，１２゜１３の一方の入力端子へ入力さ
れる。一方、排他論理回路ｔｏ、１１，１２．１３の他
方の入力端子には、信号発生回路１５で発生し、更に制
御回路１４を経由して送られる信号が入力される。
ぞれ入力信号端子２１，２２゜２３．２４から排他論理
回路１０，１１，１２゜１３の一方の入力端子へ入力さ
れる。一方、排他論理回路ｔｏ、１１，１２．１３の他
方の入力端子には、信号発生回路１５で発生し、更に制
御回路１４を経由して送られる信号が入力される。
信号発生回路１５は、例えば、第６図に示すように４〜
５段のパターン発生回路によって構成することができる
。この回路においては、端子ａｎ 、ａｌ 、ａ２
、ａ３に第１表に示すような信号が出力される。
５段のパターン発生回路によって構成することができる
。この回路においては、端子ａｎ 、ａｌ 、ａ２
、ａ３に第１表に示すような信号が出力される。
制御回路１４は、例えば第７図に示すように。
４個のＮＯＲ回路によって構成されている。これらのＮ
ＯＲ回路の一方の入力端子はそれぞれ信号発生回路１５
の出力端子ａＯ、ａｌ 、ａ２＋ ａ３に接続される
。各ＮＯＲ回路の他方の入力端子には、端子２７を介し
て制御信号Ｒが入力される。
ＯＲ回路の一方の入力端子はそれぞれ信号発生回路１５
の出力端子ａＯ、ａｌ 、ａ２＋ ａ３に接続される
。各ＮＯＲ回路の他方の入力端子には、端子２７を介し
て制御信号Ｒが入力される。
この制御信号Ｒが“１”の時、ＮＯＲ出力は全て“０″
となる。従って、この場合には、排他論理回路ｌＯ〜１
３の一方の入力端子は“０”となり、その結果、排他論
理回路１０〜１３の出力は、その排他論理回路のもう一
方の入力端子に入力される入力データ信号３１１．Ｓｉ
２゜５２１．３２２と同じになる。つまりこの場合には
、排他論理回路の前後で信号は変わらない。
となる。従って、この場合には、排他論理回路ｌＯ〜１
３の一方の入力端子は“０”となり、その結果、排他論
理回路１０〜１３の出力は、その排他論理回路のもう一
方の入力端子に入力される入力データ信号３１１．Ｓｉ
２゜５２１．３２２と同じになる。つまりこの場合には
、排他論理回路の前後で信号は変わらない。
制御回路１４への制御信号Ｒが“０”の時、ＮＯＲ出力
には信号発生回路１５からの信号（第１表）が出力され
、それらの信号が排他論理回路１０−１３へ入力される
。排他論理回路１０〜１３では、入力データ信号３１１
，３１２゜Ｓ２１．Ｓ２２と上記の信号（第１表）との
排他論理がとられ１両値号が互いに混合される。
には信号発生回路１５からの信号（第１表）が出力され
、それらの信号が排他論理回路１０−１３へ入力される
。排他論理回路１０〜１３では、入力データ信号３１１
，３１２゜Ｓ２１．Ｓ２２と上記の信号（第１表）との
排他論理がとられ１両値号が互いに混合される。
排他論理回路１０〜１３からの出力はアドレス発生回路
１にそれぞれ入力される。アドレス発生回路ｌにおいて
、前記の入力データ信号に対してそれぞれ特定のアドレ
スが指定される。アドレス発生回路ｌにおいてアドレス
を指定された信号は、メモリ回路２及び３においてそれ
ぞれ指定されたアドレスに格納されているデータ信号を
読み出す、メモリ回路２及び３に格納されているデータ
信号は、それぞれＤ−Ａ変換回路４及び５に入力されて
アナログ信号に変換される。これらのアナログ信号は、
０−π位相変調回路６及び７に入力される。Ｏ−π位相
変調回路６において、搬送波信号入力端子２５から入力
される所定の搬送波信号がＤ−Ａ変換回路４の出力であ
るアナログ信号によって位相変調され、Ｐ信号として合
成回路９へ送られる。
１にそれぞれ入力される。アドレス発生回路ｌにおいて
、前記の入力データ信号に対してそれぞれ特定のアドレ
スが指定される。アドレス発生回路ｌにおいてアドレス
を指定された信号は、メモリ回路２及び３においてそれ
ぞれ指定されたアドレスに格納されているデータ信号を
読み出す、メモリ回路２及び３に格納されているデータ
信号は、それぞれＤ−Ａ変換回路４及び５に入力されて
アナログ信号に変換される。これらのアナログ信号は、
０−π位相変調回路６及び７に入力される。Ｏ−π位相
変調回路６において、搬送波信号入力端子２５から入力
される所定の搬送波信号がＤ−Ａ変換回路４の出力であ
るアナログ信号によって位相変調され、Ｐ信号として合
成回路９へ送られる。
０−π位相変調回路７においては、π／２位相推移回路
８を介して９０’位相をシフトされた上記の搬送波信号
が、Ｄ−Ａ変換回路５から送られてくるアナログ信号に
よって位相変調され、Ｑ信号として合成回路９へ送られ
る。
８を介して９０’位相をシフトされた上記の搬送波信号
が、Ｄ−Ａ変換回路５から送られてくるアナログ信号に
よって位相変調され、Ｑ信号として合成回路９へ送られ
る。
Ｐ信号及びＱ信号は１合成回路９において互いに直交合
成され、その結果得られた合成信号が出力端子２６から
出力される。
成され、その結果得られた合成信号が出力端子２６から
出力される。
以上のように１本実施例では、簡易な信号発生回路１５
の出力信号と入力データ信号３１１゜５１２．３２１．
Ｓ２２との排他論理をとることにより、入力データ信号
相互の干渉が少なくなリ、第３図のような周波数特性の
変調波信号を得ることができる。なお、制御信号Ｒは、
フレーム信号等のような、排他論理をとらない信号のタ
イミング時に入力される。
の出力信号と入力データ信号３１１゜５１２．３２１．
Ｓ２２との排他論理をとることにより、入力データ信号
相互の干渉が少なくなリ、第３図のような周波数特性の
変調波信号を得ることができる。なお、制御信号Ｒは、
フレーム信号等のような、排他論理をとらない信号のタ
イミング時に入力される。
第 １
表
［発明の効果］
本発明によれば、入力データ信号（Ｓｉｔ。
５１２、Ｓ２１，３２２）間の相関の大、小によらず、
自動的に入力データ信号相互間の干渉を少なくすること
ができ、その結果、変調波出力信号の周波数特性をなだ
らかにすることができる。
自動的に入力データ信号相互間の干渉を少なくすること
ができ、その結果、変調波出力信号の周波数特性をなだ
らかにすることができる。
従って、受信側におけるデータ信号のビット誤り率の劣
化を防止することができる。
化を防止することができる。
第１図は本発明に係る変調装置の一実施例の構成を示す
ブロック図、第２図は従来の変調装置の一例の構成を示
すブロック図、第３図は入力データ信号間の相互の相関
が少ない場合の変調波信号の周波数特性を示すグラフ、
第４図及び第５図は入力データ信号間の相互に相関があ
る場合の変調波信号の周波数特性を示すグラフ、第６図
は第１図に示すブロック図の要部を示す回路図、第７図
は第１図に示すブロック図の他の要部を示す回路図であ
る。 １０．１１，１２，１３：排他論理回路１５：信号発生
回路 ｌニアドレス発生回路 ２．３二メモリ回路 ４．５：Ｄ−Ａ変換回路 ６．７＝変調回路
ブロック図、第２図は従来の変調装置の一例の構成を示
すブロック図、第３図は入力データ信号間の相互の相関
が少ない場合の変調波信号の周波数特性を示すグラフ、
第４図及び第５図は入力データ信号間の相互に相関があ
る場合の変調波信号の周波数特性を示すグラフ、第６図
は第１図に示すブロック図の要部を示す回路図、第７図
は第１図に示すブロック図の他の要部を示す回路図であ
る。 １０．１１，１２，１３：排他論理回路１５：信号発生
回路 ｌニアドレス発生回路 ２．３二メモリ回路 ４．５：Ｄ−Ａ変換回路 ６．７＝変調回路
Claims (1)
- 【特許請求の範囲】 入力信号が入力される排他論理回路と、 排他論理回路の他の入力端子に入力される所定の信号を
発生する信号発生回路と、 排他論理回路の出力信号により特定のアドレス信号を生
成して出力するアドレス発生回路と、アドレス発生回路
から出力されるアドレス信号によりアドレスを指定され
て、上記の入力信号に対応するディジタル信号を出力す
るメモリ回路と、 メモリ回路から出力されるディジタル信号をアナログ信
号に変換して出力するＤ−Ａ変換回路と、 Ｄ−Ａ変換回路からの出力信号を変調信号として、所定
の搬送波信号に対して位相変調を行なう変調回路と を有することを特徴とする変調装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1107394A JPH02288446A (ja) | 1989-04-28 | 1989-04-28 | 変調装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1107394A JPH02288446A (ja) | 1989-04-28 | 1989-04-28 | 変調装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02288446A true JPH02288446A (ja) | 1990-11-28 |
Family
ID=14458026
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1107394A Pending JPH02288446A (ja) | 1989-04-28 | 1989-04-28 | 変調装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02288446A (ja) |
-
1989
- 1989-04-28 JP JP1107394A patent/JPH02288446A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4951713B2 (ja) | ダイレクトコンバージョン受信機及び送信機用のシステム及び装置 | |
| JPS5815341A (ja) | 送信ダイバーシティ信号の送信方法および装置 | |
| CA2011592A1 (en) | Multiple phase psk demodulator | |
| JPH0354904B2 (ja) | ||
| JPH063886B2 (ja) | 折り返し試験機 | |
| US20020150169A1 (en) | Apparatus and method for measuring propagation delay in an NB-TDD CDMA mobile communication system | |
| JPH07170301A (ja) | 搬送波をベースバンド信号で変調する方法と装置 | |
| US5553317A (en) | Quadrature modulator for TDMA/TDD radio communication apparatus | |
| KR960005051B1 (ko) | 직각 변조 회로 | |
| US5442653A (en) | Signal transmitting and receiving apparatus | |
| US6320912B1 (en) | Digital modulator | |
| JPH02288446A (ja) | 変調装置 | |
| JPH03101447A (ja) | 送信装置 | |
| US5502745A (en) | BPSK modulator for a digital signal transmitter | |
| US5822020A (en) | Method and device for generating a modulated television signal | |
| EP0064728B1 (en) | Multiple phase digital modulator | |
| US5295160A (en) | Apparatus for FM-modulation of digital signals | |
| US4547751A (en) | System for frequency modulation | |
| KR920000167B1 (ko) | 등가포락선을 가진 이중위상변조회로 | |
| JPH06125368A (ja) | デジタル無線通信装置 | |
| JPH04341026A (ja) | Ｔｄｍａ方式無線通信装置 | |
| JP3138296B2 (ja) | 変復調回路及びこれを利用した通信方式 | |
| JP2000134272A (ja) | 振幅位相測定システム及び振幅位相測定方法 | |
| JPH01135159A (ja) | 搬送波再生回路 | |
| JPS6130186A (ja) | 発振回路 |