JPH02288480A - Circuit and method for head switching control - Google Patents
Circuit and method for head switching controlInfo
- Publication number
- JPH02288480A JPH02288480A JP2010432A JP1043290A JPH02288480A JP H02288480 A JPH02288480 A JP H02288480A JP 2010432 A JP2010432 A JP 2010432A JP 1043290 A JP1043290 A JP 1043290A JP H02288480 A JPH02288480 A JP H02288480A
- Authority
- JP
- Japan
- Prior art keywords
- mode
- switching
- head
- signal
- terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B15/00—Driving, starting or stopping record carriers of filamentary or web form; Driving both such record carriers and heads; Guiding such record carriers or containers therefor; Control thereof; Control of operating function
- G11B15/02—Control of operating function, e.g. switching from recording to reproducing
- G11B15/12—Masking of heads; circuits for Selecting or switching of heads between operative and inoperative functions or between different operative functions or for selection between operative heads; Masking of beams, e.g. of light beams
- G11B15/14—Masking or switching periodically, e.g. of rotating heads
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B15/00—Driving, starting or stopping record carriers of filamentary or web form; Driving both such record carriers and heads; Guiding such record carriers or containers therefor; Control thereof; Control of operating function
- G11B15/18—Driving; Starting; Stopping; Arrangements for control or regulation thereof
- G11B15/46—Controlling, regulating, or indicating speed
- G11B15/467—Controlling, regulating, or indicating speed in arrangements for recording or reproducing wherein both record carriers and heads are driven
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B15/00—Driving, starting or stopping record carriers of filamentary or web form; Driving both such record carriers and heads; Guiding such record carriers or containers therefor; Control thereof; Control of operating function
- G11B15/02—Control of operating function, e.g. switching from recording to reproducing
- G11B15/026—Control of operating function, e.g. switching from recording to reproducing by using processor, e.g. microcomputer
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B15/00—Driving, starting or stopping record carriers of filamentary or web form; Driving both such record carriers and heads; Guiding such record carriers or containers therefor; Control thereof; Control of operating function
- G11B15/02—Control of operating function, e.g. switching from recording to reproducing
- G11B15/12—Masking of heads; circuits for Selecting or switching of heads between operative and inoperative functions or between different operative functions or for selection between operative heads; Masking of beams, e.g. of light beams
- G11B15/125—Masking of heads; circuits for Selecting or switching of heads between operative and inoperative functions or between different operative functions or for selection between operative heads; Masking of beams, e.g. of light beams conditioned by the operating function of the apparatus
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11B—INFORMATION STORAGE BASED ON RELATIVE MOVEMENT BETWEEN RECORD CARRIER AND TRANSDUCER
- G11B5/00—Recording by magnetisation or demagnetisation of a record carrier; Reproducing by magnetic means; Record carriers therefor
- G11B5/48—Disposition or mounting of heads or head supports relative to record carriers ; arrangements of heads, e.g. for scanning the record carrier to increase the relative speed
- G11B5/54—Disposition or mounting of heads or head supports relative to record carriers ; arrangements of heads, e.g. for scanning the record carrier to increase the relative speed with provision for moving the head into or out of its operative position or across tracks
- G11B5/55—Track change, selection or acquisition by displacement of the head
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Television Signal Processing For Recording (AREA)
Abstract
Description
【発明の詳細な説明】
産業上の利用分野
本発明はビデオカセットレコーダ（以下ＶＣＲと称する
）のヘッド切換制御回路及び方法に関するもので、特に
、ダブルアジマス（以下ＯＡと称する）４ヘッドモデル
におけるヘッド切換制御回路及び方法に関するものであ
る。DETAILED DESCRIPTION OF THE INVENTION Field of Industrial Application The present invention relates to a head switching control circuit and method for a video cassette recorder (hereinafter referred to as VCR), and in particular to a head switching control circuit and method for a double azimuth (hereinafter referred to as OA) four-head model. The present invention relates to a switching control circuit and method.
従来の技術及び問題点
従来のＤＡ４ヘッドＶＣＲは多機能時即ち、メチル及び
スローサーチモード時良い画質を再生するため、２チツ
プマイコンを使用した。前記マイコン２個でシステムを
構成するから正確なタイミングにより制御がされるシス
テム」ントロール部分をデータプロセシングパートから
影響を受けないことになる。しかし、前記マイコン２個
が必要になるから原価上界及び開発にリスク要素となる
問題点があった。Prior Art and Problems The conventional DA4 head VCR uses a two-chip microcomputer in order to reproduce good image quality during multi-function, ie, methyl and slow search modes. Since the system is constituted by the two microcomputers, the system control part, which is controlled by accurate timing, is not affected by the data processing part. However, since the two microcomputers are required, there is a problem in that the cost is high and the development is at risk.
問題点を解決するための手段
従って、本発明の目的はＤＡ４ヘッドＶＣＲにおいて、
システムコントローラー（以下シスコンという）及びタ
イマーを１チツプマイコンで制御してタイムデイレ−な
くヘッド切換制御をすることが出来る４ヘッド切換制御
回路及び方法である。Means for Solving the Problems Accordingly, it is an object of the present invention to provide a DA4 head VCR,
This is a 4-head switching control circuit and method that can control a system controller (hereinafter referred to as a system controller) and a timer with a single-chip microcomputer to perform head switching control without time delay.
実施例 以下、本発明の図面を参照しながら、詳細に説明する。Example Hereinafter, the present invention will be explained in detail with reference to the drawings.
第１図は本発明の回路図でシスコン及びタイマーを制御
するマイコン１０と、４個のヘッド中あるヘッドを読む
べきかを前記マイコン１０の制御により選択されロータ
リスイッチング切換をするためトランジスタ０４〜Ｑ５
とダイオード０３゜Ｄ４及び抵抗Ｒ４、Ｒｓよりなる第
１スイッチング切換手段と、４個のヘッド中あるヘッド
を読むべきかを前記マイコン１０の制御により選択され
、ヘッドアンプスイッチング切換をするためトランジス
タ０１〜Ｑ３とダイオードＤ１〜Ｄ２及び抵抗Ｒ２〜Ｒ
３よりなる第２スイッチング切換手段と、あるチャンネ
ルを読み取るかの状態を示すエンベロープ信号とヘッド
スイッチング信号の組合せにより前記第１．２スイッチ
ング切換手段を制御手段にて構成する。FIG. 1 is a circuit diagram of the present invention, showing a microcomputer 10 that controls a system controller and a timer, and transistors 04 to Q5 that select which head out of four heads should be read by controlling the microcomputer 10 and perform rotary switching.
and a first switching means consisting of a diode 03゜D4 and resistors R4 and Rs, and transistors 01 to 01 to select which one of the four heads should be read under the control of the microcomputer 10, and to switch the head amplifier switching. Q3, diodes D1-D2 and resistors R2-R
The above-mentioned 1.2 switching means is constituted by a control means by a combination of a second switching means consisting of a third switching means, an envelope signal indicating a state of reading a certain channel, and a head switching signal.
第２Ａ、２Ｂ図は本発明によるヘッドスイッチパルスイ
ンタラブドのフローチャート、第３図は本発明によるエ
ンベロープ端子をコントロールするフローチャートであ
る。2A and 2B are flowcharts for head switch pulse interaction according to the present invention, and FIG. 3 is a flowchart for controlling envelope terminals according to the present invention.
上記構成の本発明を第１〜３図を参照して詳細に説明す
る。The present invention having the above configuration will be explained in detail with reference to FIGS. 1 to 3.
まず図示した通り、マイコン１０のエンベロープ端子Ｅ
ＮＶは抵抗Ｒ８＊ Ｒ＋ｏ 、Ｒ１４、Ｒ１６を介して
各々トランジスタＱ２ 、Ｑ！ 、Ｑｓ 、Ｑｓのベー
スに供給されるｆｌｉｌＪ ｔｌｌ信号■を選択するこ
とが出来る。館記各トランジスタＱ２ 、 Ｑ３ 、
Ｑｓ 。First, as shown in the diagram, the envelope terminal E of the microcomputer 10
NV is connected to transistors Q2, Q! through resistors R8*R+o, R14, and R16, respectively. , Qs , and the flilJ tll signal ■ supplied to the bases of Qs. Each transistor Q2, Q3,
Qs.
Ｑｓのベース端子とエミッタ端子間に各々抵抗Ｒｓ 、
Ｒｎ 、Ｒ＋ｓ 、ＲＩ７を接続する。Resistors Rs, respectively between the base terminal and emitter terminal of Qs,
Connect Rn, R+s, and RI7.
前記はヘッドアンプスイッチ信号ＨＡＳ及びロータリス
イッチ信号Ｒ８が、マイコン１０のヘッドアンプ端子Ｈ
Ｄ ＡＭＰ及びロータリ端子ＲＯＴＡＲＹの出力をそ
のまま送るか、又はエンベロープ検出信＠ＥＮＶ Ｄ
ＥＴに同期を合せて同相又は逆相を出力するかを選択す
ることになる。In the above, the head amplifier switch signal HAS and the rotary switch signal R8 are connected to the head amplifier terminal H of the microcomputer 10.
D Send the output of AMP and rotary terminal ROTARY as is, or send the envelope detection signal @ENV D
It is necessary to select whether to synchronize with ET and output in-phase or anti-phase.
前記マイコン１０のエンベロープ端子Ｅ Ｎ Ｖにハイ
信号を出力すれば、エンベロープ検出信号ＥＮＶ Ｄ
ＥＴに関係なく制御信号■はハイになって、トランジス
タＱ３ 、Ｑｓをターンオンし、トランジスタＱ２ 、
Ｑｓをターンオフする。If a high signal is output to the envelope terminal E N V of the microcomputer 10, the envelope detection signal ENV D
Control signal ■ goes high regardless of ET, turns on transistors Q3 and Qs, and turns on transistors Q2 and Qs.
Turn off Qs.
従って、ヘッドアンプ端子ＨＤ ＡＭＰの出力信号及
びロータリ端子ＲＯＴＡＲＹの出力信号が各々ダイオー
ドＤ＋ 、Ｄ３を介してヘッドアンプスイッチ信号ＨＡ
Ｓ及びロータリスイッチ信５％Ｒ８に出力する。Therefore, the output signal of the head amplifier terminal HD AMP and the output signal of the rotary terminal ROTARY are connected to the head amplifier switch signal HA via the diodes D+ and D3, respectively.
Output to S and rotary switch signal 5% R8.
首記エンベーブ端子ＥＮＶが入力されハイインピーダン
スになれば、制御信号■は抵抗Ｒ１を通じたエンベロー
プ検出信号ＥＮＶ ＤＥＴ自体になる。この時ダイオ
ードＤ＋ 、０３に印加される信号はエンベロープ検出
信号ＥＮＶ ＤＥＴと同相になり、ダイオードＤ２
、Ｄ４に印加される信号は１ンベロ一ブ検出信号ＥＮＶ
ＤＥＴと逆相になる。When the envelope terminal ENV is inputted and becomes high impedance, the control signal (2) becomes the envelope detection signal ENV DET itself through the resistor R1. At this time, the signal applied to diode D+, 03 becomes in phase with the envelope detection signal ENV DET, and diode D2
, the signal applied to D4 is the one-velocity detection signal ENV.
It is in reverse phase with DET.
前記ダイオードＤ＋ 、Ｄ２のカソード端子には抵抗Ｒ
３を接続して接地し、ダイオードＤ３゜Ｄ４のカソード
端子には抵抗Ｒ５を接続して接地する。A resistor R is connected to the cathode terminals of the diodes D+ and D2.
3 is connected and grounded, and a resistor R5 is connected to the cathode terminals of diodes D3 and D4 and grounded.
従って、ヘッドアンプ端子ＨＤ ＡＭＰ及びロータリ
端子ＲＯＴＡＲＹの出力がハイであれば、このハイ信号
が抵抗Ｒ６，Ｒ１２を通じてトランジスタＱ＋ 、Ｑｔ
のベース端子に入力して、１−ランジスタＱ＋ 、Ｑ４
が各々ターンオンされるので、電源５Ｖが抵抗Ｒ２、Ｒ
４各々を通じて接地される。前記トランジスタＱ１．Ｑ
−４各々のベース端ｆとエミッタ端子間に抵抗Ｒ７，Ｒ
１３を連結する。Therefore, if the outputs of the head amplifier terminal HD AMP and the rotary terminal ROTARY are high, this high signal is transmitted to the transistors Q+ and Qt through the resistors R6 and R12.
input to the base terminal of 1- transistor Q+, Q4
are turned on, so the 5V power supply is connected to the resistors R2 and R
4 are grounded through each. The transistor Q1. Q
-4 Resistance R7, R between each base end f and emitter terminal
Connect 13.
そうして、［−ランジスタＱ３ 、Ｑｅには電源が供給
されずトランジスタＱ２ 、Ｑｓにだけ供給され、ヘッ
ドアンプスイッチ信号ＨＡＳ及びロータリスイッチ信８
Ｒ３に同相が出力される。Then, power is not supplied to transistors Q3 and Qe, but is supplied only to transistors Q2 and Qs, and power is supplied to the head amplifier switch signal HAS and rotary switch signal 8.
The in-phase signal is output to R3.
反対にヘッドアンプ端子ＨＤ ＡＭＰ及びロータリ端
子ＲＯＴＡＲＹの出力がローであれば、ヘッドアンプス
イッチ信号Ｉ」Ａ Ｓ及びロータリスイッチ信号Ｒ８に
逆相が出力されることになる５、前記マイコン１０内で
エンベロープ端子ＥＮＶとヘッドアンプ端子ＨＤ Ａ
ＭＰ及びロータリ端子ＲＯＴＡＲＹの信号をコンＩ−ロ
ールする過程と、図示したフローチャートにより説明す
る。On the other hand, if the outputs of the head amplifier terminal HD AMP and the rotary terminal ROTARY are low, the reverse phase will be output to the head amplifier switch signal I'AS and the rotary switch signal R8. Terminal ENV and head amplifier terminal HD A
The process of controlling the signals of MP and rotary terminal ROTARY will be explained with reference to the illustrated flowchart.
まず、ヘッドアンプ端子）ＩＤ ＡＭＰ及びロータリ
端子ＲＯＴＡＲＹを制御する部分でみたルーチンは、ヘ
ッドスイッチパルスのエツジに同期を合わせたインタラ
ブドの一部ルーチンで、１△段階で現在プレイモードで
あるかをマイコン１０でチェックしてプレイモードであ
れば、２Ａ段階を遂行する。前記２Ａ段階でスタンダー
ドプレイ（ＳＰ）モードであるかを判断してＳＰモード
であれば３Ａ段階を遂行し、ＳＰモードでなければ５Ａ
段階を遂行する。前記３Ａ段階ではヘッドアンプ端子Ｈ
Ｄ ＡＭＰにてロー信号が出力されるようにし、４Ａ
段階でロータリ端子ＲＯＴＡＲＹにて出力される信号を
ヘッドスイッチと同相にされるようにしたのちリターン
をする。前記５Ａ段階ではヘッドアンプ端子ＨＤ Ａ
ＭＰにてハイ信号が出力されさるようにし、６Ａ段階で
ロータリ端子ＲＯＴＡＲＹにて出力される信号をヘッド
スイッチと逆相になるようにしたのちリターンをする。First, the routine that controls the ID AMP (head amplifier terminal) and the rotary terminal ROTARY is a part of an interoperable routine that is synchronized to the edge of the head switch pulse. If the check is 10 and the play mode is selected, step 2A is performed. It is determined whether the standard play (SP) mode is selected in the 2A step, and if it is the SP mode, the 3A step is performed, and if it is not the SP mode, the 5A
carry out the steps. At the 3A stage, the head amplifier terminal H
D AMP outputs a low signal, and 4A
At this stage, the signal output from the rotary terminal ROTARY is brought into phase with the head switch, and then the signal is returned. At the 5A stage, the head amplifier terminal HD A
A high signal is outputted at MP, and the signal outputted at the rotary terminal ROTARY at the 6A stage is made to have the opposite phase to the head switch, and then the signal is returned.
前記１Ａ段階でプレイモードでないと、７Ａ段階で現在
がスチルモードであるかをチェックして、スチルモード
でないと８Ａ段階を遂行し、スチルモードであれば１１
Ａ段階を遂行する。If it is not the play mode at step 1A, it is checked whether the current mode is still mode at step 7A, and if it is not still mode, step 8A is performed, and if it is still mode, step 11 is performed.
Perform stage A.
前記８Ａ段階では現在が２倍速モードあるかをチェック
して、２倍速モードでないと９Ａ段階を遂行し、２倍速
モードであれば１１Ａ段階を遂行する。前記９Ａ段階で
は現在スローモードであるかをチェックして、スローモ
ードでないと１６Ａ段階を遂行し、スローモードであれ
ば１０Ａ段階を遂行する。前記１０Ａ段階ではテープ移
動期間であるかをチェックして、移動期間であれば１９
Ａ段階を遂行し、移動期間でなければ１１Ａ段階を遂行
してＳＰモードであるかを再びチェックしたのち、ＳＰ
モードであれば１２Ａ段階を遂行し、ＳＰモードでなけ
れば１４Ａ段階を遂行する。前記１２Ａ段階でヘッドア
ンプ端子ＨＤ ＡＭＰにて出力される信号をヘッドス
イッチと逆相になるようにし、１３Ａ段階でロータリ端
子ＲＯＴＡＲＹでハイ信号が出力されるようにしたのち
リターンする。前記１４Ａ段階でヘッドアンプ端子ＨＤ
ＡＭＰにて出力される信号をヘッドスイッチと同相にさ
れるようにし、１５Ａ段階でロータリ端子ＲＯＴＡＲＹ
にてロー信号が出力されるようにしたのちリターンする
。In step 8A, it is checked whether the current speed mode is 2x speed, and if it is not the 2x speed mode, step 9A is performed, and if it is in the 2x speed mode, step 11A is performed. In step 9A, it is checked whether the current mode is slow mode, and if it is not in slow mode, step 16A is performed, and if it is in slow mode, step 10A is performed. At step 10A, it is checked whether it is the tape movement period, and if it is the tape movement period, 19
Perform stage A, and if it is not a moving period, perform stage 11A and check again whether it is in SP mode.
If it is in the SP mode, step 12A is performed, and if it is not in the SP mode, step 14A is performed. At the 12A stage, the signal output from the head amplifier terminal HD AMP is made to have the opposite phase to the head switch, and at the 13A stage, a high signal is output from the rotary terminal ROTARY, and then the process returns. Head amplifier terminal HD at the 14A stage
The signal output from the AMP is made to be in phase with the head switch, and the rotary terminal ROTARY is connected at the 15A stage.
After making sure that a low signal is output at , it returns.
前記１６Ａ段階では現在がフレームアドバンス（Ｆ、Ａ
Ｄ■）モードであるかをチェックして、このモードであ
ればＩＯＡ段階を遂行し、このモードでなければ１７Ａ
段階を遂行する。前記１７Ａ段階では現在がサーチモー
ドであるかをチェックして、サーチモードでなければリ
ターンし、勺−チモードであれば１８Ａ段階を遂行する
。At the 16A stage, the current frame advance (F, A
D■) Check whether the mode is in the mode, and if it is in this mode, perform the IOA step, and if it is not in this mode, perform the 17A
carry out the steps. In step 17A, it is checked whether the current mode is a search mode, and if it is not a search mode, the process returns, and if it is a search mode, step 18A is performed.
前記１８Ａ段階ではＳＰモードであるかをチェックして
、ＳＰモードでなければ５Ａ段階を遂行し、ＳＰモード
であれば１９Ａ段階を遂行する。In step 18A, it is checked whether the device is in SP mode, and if it is not in SP mode, step 5A is performed, and if it is in SP mode, step 19A is performed.
前記１９Ａ段階ではヘッドアンプ端子ＨＤ ＡＭＰに
てハイ信号が出力されるようにし１０Ａ段階を遂行する
。前記２０Ａｇ１階ではヘッドスイッチがハイであるか
をチェックして、ハイであれば２１Ａ段階を遂行、ハイ
でなければ２２Ａ段階を遂行する。前記２１Ａ段階では
ロータリ端子ＲＯＴＡＲＹにてロー信号が出力されたの
ちリターンし、２２Ａ段階ではロータリ端子ＲＯＴＡＲ
Ｙにてハイ信号が出力されたのちリターンする。In the 19A step, a high signal is output from the head amplifier terminal HD AMP, and the 10A step is performed. On the 1st floor of 20Ag, it is checked whether the head switch is high, and if it is high, step 21A is performed, and if it is not high, step 22A is performed. At the 21A stage, the rotary terminal ROTARY outputs a low signal and then returns, and at the 22A stage, the rotary terminal ROTAR outputs a low signal and then returns.
After a high signal is output at Y, the process returns.
尚、エンベロープ端子ＥＮＶをコントａ−ルする部分に
てエンベロープ検出信号ＥＮＶ ＤＥＴと同期を合せ
る必要がある部分を判断して、この１ンベＯ−プ端子Ｅ
ＮＶを入力に作る過程を図示した第３図のフローチャー
トにより説明する。In addition, in the part that controls the envelope terminal ENV, it is determined which part needs to be synchronized with the envelope detection signal ENV DET, and this one envelope terminal E is determined.
The process of creating NV as input will be explained with reference to the flowchart of FIG. 3.
１Ｂ段階でテープスピードがＳＰであるかをチェックし
て、ＳＰであれば２Ｂ段階を遂行し、ＳＰでなければ７
Ｂ段階を遂行する。Check whether the tape speed is SP at the 1B stage, and if it is SP, perform the 2B stage, and if not, perform the 7
Perform stage B.
前記２Ｂ段階では現在がサーチモードであるかをチェッ
クして、サーチモードであれば６Ｂ段階を遂行し、サー
チモードでなければ３Ｂ段階を遂行する。In the 2B step, it is checked whether the current mode is a search mode, and if the search mode is present, the 6B step is performed, and if the search mode is not, the 3B step is performed.
前記３Ｂ段階では現在がＦ、ＡＤＶモードであるかをチ
ェックして、Ｆ、ＡＤＶモードでなければ４Ｂ段階を遂
行し、Ｆ、ＡＤＶモードであれば５Ｂ段階を遂行し、前
記４Ｂ段階を現在がスローモードであるかをチェックし
て、スローモードであれば５Ｂ段階を遂行する。前記４
Ｂ段階でスローモードでなければ７Ｂ段階を遂行し、前
記５Ｂ段階ではテープ移ｅｔｖ’＋間であるかをチェッ
クして、移動ＷＩ間でなければ７Ｂ段階を遂行し、テー
プ移動期間であれば６Ｂ段階を遂行する。前記６Ｂ段階
ではエンベロープＥＮＶを入力ボートに指定したのちリ
ターンし、前記７Ｂ段階ではエンベロープ端子ＥＮＶで
ハイ信号が出力されるようにしたのちリターンを遂行す
る。前記エンベロープ端子ＥＮＶがハイ信号が出力中で
ある場合、ヘッドアンプ端子）−１０ＡＭＰ及びロータ
リ端子ＲＯＴＡＲＹの信号をヘッドアンプスイッチ信号
ＨＡＳ及びロータリスイッチ信号Ｒ８に直ちに出力され
るから、単にヘッドスイッチに同期を合わせる過程にな
っている。In the 3B step, it is checked whether the current mode is F, ADV, and if it is not the F, ADV mode, the 4B step is performed, and if the F, ADV mode is, the 5B step is performed, and the 4B step is performed. It is checked whether it is in slow mode, and if it is in slow mode, step 5B is performed. Said 4
If it is not the slow mode in step B, step 7B is executed, and in step 5B, it is checked whether the tape is moving between etv'+, and if it is not in the moving WI period, step 7B is executed, and if it is during the tape movement period. Perform step 6B. In step 6B, the envelope ENV is specified as an input port and then the process returns, and in step 7B, the envelope terminal ENV outputs a high signal and then returns. When the envelope terminal ENV is outputting a high signal, the signals from the head amplifier terminal (10AMP) and the rotary terminal ROTARY are immediately output to the head amplifier switch signal HAS and the rotary switch signal R8, so simply synchronize with the head switch. We are in the process of matching.
反面、エンベロープ端子ＥＮＶがハイインピーダンスで
ある場合、即ち、入力ボートと指定する場合、ロータリ
スイッチ信号Ｒ８及びヘッドスイッチ信号ＨＡＳはエン
ベロープ検出信号ＥＮＶＤＥＴと同期を合わさなければ
ならないので、ヘッドアンプ端子ＨＤ ＡＭＰ及びロ
ータリ端子ＲＯＴ Ａ ＲＹ Ｌｔ 工＞ ヘロ７１ｆ
ｌｔ ｉｊｊ ｔＥ 号Ｅ Ｎ Ｖ Ｄ Ｅｒの同相
信号を出力するべきか、逆相信号を出力するべきかを決
定する。On the other hand, if the envelope terminal ENV is high impedance, that is, if it is designated as an input port, the rotary switch signal R8 and the head switch signal HAS must be synchronized with the envelope detection signal ENVDET, so the head amplifier terminals HD AMP and Rotary terminal ROT A RY Lt Engineering> Hero 71f
lt ijj tE It is determined whether the in-phase signal of E N V D Er or the anti-phase signal should be output.
発明の効果
詳述した通り、ＤＡ４ヘッドＶＣＲにおいてシス」ン及
びタイマーを一つのマイコンにて制御する時発生され°
るタイムプレにより画質が悪くなるのを防止するのによ
り、多機能特高画質を実現Ｊることが出来るので、製品
の原価が部域され、品質が向上される利点がある。Effects of the Invention As described in detail, the problem occurs when the system and timer are controlled by one microcontroller in a DA4 head VCR.
By preventing the image quality from deteriorating due to the time delay, it is possible to realize multi-functional extra-high image quality, which has the advantage of reducing the cost of the product and improving the quality.
第１図は本発明による回路図、第２Ａ及び第２Ｂ図は本
発明によるヘッドスイッチパルスインタラブドのフロー
チャート、第３図は本発明によるエンベロープ端子をコ
ントロールするフローチャートである。
１０・・・マイコン、ＱＩ−０６・・・トランジスタ、
Ｄ１〜Ｄ４・・・ダイオード、Ｒ＋−Ｒｓ・・・抵抗。FIG. 1 is a circuit diagram according to the present invention, FIGS. 2A and 2B are a flowchart of head switch pulse interconnection according to the present invention, and FIG. 3 is a flowchart for controlling an envelope terminal according to the present invention. 10...Microcomputer, QI-06...Transistor,
D1-D4...Diode, R+-Rs...Resistance.
Claims (2)
るマイコンと、ビデオカセットレコーダの４ヘッド中あ
るヘッドを読むべきかを前記マイコンの制御により選択
して、ロータリスイッチング切換する第１スイッチング
切換手段と、前記４ヘッド中あるヘッドを読むべきかを
前記マイコンの制御により選択して、ヘッドアンプスイ
ッチング切換をする第２スイッチング切換手段と、ヘッ
ドがあるチャンネルを読んでいるかの状態を示すエンベ
ロープ信号とヘッドスイッチング信号の組合せによって
前記第１、２スイッチング切換手段を制御する制御手段
にて構成することを特徴とする４ヘッド切換制御回路。(1) a microcomputer that controls a system controller and a timer in one; and a first switching means that selects which head out of four heads of a video cassette recorder should be read under the control of the microcomputer and performs rotary switching; a second switching means for selecting which one of the four heads should be read under the control of the microcomputer and switching head amplifier switching; and an envelope signal indicating whether the head is reading a certain channel and head switching. A four-head switching control circuit comprising control means for controlling the first and second switching means by a combination of signals.
ば、マイコンのヘッドアンプ端子に信号を出力して第２
スイッチング切換手段で出力されるヘッドスイッチング
信号と同相の信号をロータリ端子に出力し、スタンダー
ドプレイモードでない場合は、ヘッドスイッチング信号
と逆相の信号をロータリ端子に出力して、第１スイッチ
ング手段を制御する第１過程と、前記第１過程で、プレ
イモードとスチルモード及び２倍速モードでないが、ス
ローモード又はフレームアドバンスモードであればテー
プ移動期間であるかをチェックする第２過程と、前記第
２過程でテープ移動期間でない場合、スタンダードプレ
イモードに従いヘッドスイッチング信号と逆相又は同相
の信号をヘッドアンプ端子に出力して第２スイッチング
手段を制御しながら、ロータリ端子の出力を変化させ第
１スイッチング手段を制御する第３過程と、前記第３過
程で現在がフレームアドバンスモードでない場合、サー
チモードでありスタンダードプレイモードであれば、ヘ
ッドアンプ端子の出力により制御されヘッドアンプスイ
ッチング信号に従いロータリ端子の出力信号を変化させ
、第２スイッチング手段を制御する第４過程と、テープ
スピードがスタンダードプレイモードでありサーチモー
ドでないが、フレームアドバンスモード又はスローモー
ドである場合、テープ移動期間であればエンベロープ端
子を入力ボートに指定し、テープスピードがスタンダー
ドプレイかスローモード又はテープ移動期間でない場合
、エンベロープ端子の出力で第１、第２スイッチング切
換手段を制御する第５過程よりなることを特徴とする４
ヘッド切換制御方法。(2) In play mode and standard play mode, the signal is output to the head amplifier terminal of the microcontroller and the second
A signal having the same phase as the head switching signal outputted by the switching switching means is outputted to the rotary terminal, and when the mode is not standard play mode, a signal having the opposite phase to the head switching signal is outputted to the rotary terminal to control the first switching means. a second step of checking whether it is a tape movement period if the first step is not play mode, still mode or double speed mode but slow mode or frame advance mode; If the tape is not moving during the process, a signal having the opposite phase or the same phase as the head switching signal is output to the head amplifier terminal according to the standard play mode, and while controlling the second switching means, the output of the rotary terminal is changed to change the output of the rotary terminal, and the first switching means In the third step, if the current mode is not frame advance mode, if it is search mode and standard play mode, the output signal of the rotary terminal is controlled by the output of the head amplifier terminal and according to the head amplifier switching signal. and a fourth step of controlling the second switching means by changing the tape speed, and when the tape speed is in standard play mode and not in search mode, but in frame advance mode or slow mode, the envelope terminal is connected to the input port during the tape movement period. 4, characterized in that it comprises a fifth step of controlling the first and second switching means by the output of the envelope terminal when the tape speed is specified as standard play, slow mode, or is not in the tape movement period.
Head switching control method.
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019890004114A KR920004217B1 (en) | 1989-03-30 | 1989-03-30 | 4 head switching control head and method thereof |
| KR1989-4114 | 1989-03-30 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02288480A true JPH02288480A (en) | 1990-11-28 |
Family
ID=19284914
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2010432A Pending JPH02288480A (en) | 1989-03-30 | 1990-01-19 | Circuit and method for head switching control |
Country Status (3)
| Country | Link |
|---|---|
| JP (1) | JPH02288480A (en) |
| KR (1) | KR920004217B1 (en) |
| GB (1) | GB2229849B (en) |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61123376A (en) * | 1984-11-20 | 1986-06-11 | Sanyo Electric Co Ltd | Special reproducing method of magnetically recorded image reproducing device |
| JPS626585A (en) * | 1985-07-02 | 1987-01-13 | Mitsubishi Electric Corp | Magnetic recording and reproducing device |
| JPS62250536A (en) * | 1986-04-23 | 1987-10-31 | Mitsubishi Electric Corp | Vtr head switching device |
| JPS6399683A (en) * | 1986-10-15 | 1988-04-30 | Mitsubishi Electric Corp | Video recording and playback device |
| JPS63205803A (en) * | 1987-02-23 | 1988-08-25 | Hitachi Ltd | magnetic recording and reproducing device |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3569618A (en) * | 1966-11-04 | 1971-03-09 | Nippon Electric Co | Switching device for magnetic recording/reproducing apparatus |
| GB1290852A (en) * | 1968-12-11 | 1972-09-27 |
-
1989
- 1989-03-30 KR KR1019890004114A patent/KR920004217B1/en not_active Expired
-
1990
- 1990-01-19 JP JP2010432A patent/JPH02288480A/en active Pending
- 1990-01-23 GB GB9001512A patent/GB2229849B/en not_active Expired - Fee Related
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61123376A (en) * | 1984-11-20 | 1986-06-11 | Sanyo Electric Co Ltd | Special reproducing method of magnetically recorded image reproducing device |
| JPS626585A (en) * | 1985-07-02 | 1987-01-13 | Mitsubishi Electric Corp | Magnetic recording and reproducing device |
| JPS62250536A (en) * | 1986-04-23 | 1987-10-31 | Mitsubishi Electric Corp | Vtr head switching device |
| JPS6399683A (en) * | 1986-10-15 | 1988-04-30 | Mitsubishi Electric Corp | Video recording and playback device |
| JPS63205803A (en) * | 1987-02-23 | 1988-08-25 | Hitachi Ltd | magnetic recording and reproducing device |
Also Published As
| Publication number | Publication date |
|---|---|
| GB2229849B (en) | 1993-10-06 |
| KR900015108A (en) | 1990-10-25 |
| GB9001512D0 (en) | 1990-03-21 |
| KR920004217B1 (en) | 1992-05-30 |
| GB2229849A (en) | 1990-10-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4485412A (en) | Rotary recording medium reproducing apparatus capable of performing high-speed search operation | |
| JPH02288480A (en) | Circuit and method for head switching control | |
| US5175629A (en) | Superimposing circuit for a video apparatus | |
| JPH08298636A (en) | Television receiver with built-in video tape recorder | |
| US5282093A (en) | Copy timing control circuit for double-deck video cassette recorder | |
| JPH0454562Y2 (en) | ||
| JPH0610481Y2 (en) | VTR device | |
| JPH0325302Y2 (en) | ||
| KR200150920Y1 (en) | V-Cal's audio circuit | |
| JPH075558Y2 (en) | Video tape recorder for long-term recording | |
| JPS61273086A (en) | Character signal multiplex adaptor | |
| JPH0115008Y2 (en) | ||
| JPS634272Y2 (en) | ||
| JPH0161073B2 (en) | ||
| KR900001069Y1 (en) | Video cassette recorder's reproducting control circuit | |
| JPH0427012Y2 (en) | ||
| JP2817644B2 (en) | Rotating head type magnetic recording / reproducing device | |
| JPS5923218Y2 (en) | Recording/playback switching circuit for VTR, etc. | |
| JPS58182582U (en) | Operation mode display circuit for video disc playback device | |
| JPS62150793U (en) | ||
| JPS6056939U (en) | magnetic tape playback device | |
| JPS63318882A (en) | magnetic recording and reproducing device | |
| JPS6310359A (en) | Video tape recorder | |
| JPH04141848A (en) | Vtr index code write system | |
| JPH0798968A (en) | Video system |