JPH0228888A - Pattern inspection method - Google Patents

Pattern inspection method

Info

Publication number
JPH0228888A
JPH0228888A JP63178234A JP17823488A JPH0228888A JP H0228888 A JPH0228888 A JP H0228888A JP 63178234 A JP63178234 A JP 63178234A JP 17823488 A JP17823488 A JP 17823488A JP H0228888 A JPH0228888 A JP H0228888A
Authority
JP
Japan
Prior art keywords
pattern
edge coordinate
edge
coordinate series
defect
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP63178234A
Other languages
Japanese (ja)
Other versions
JPH0769961B2 (en
Inventor
Takanori Ninomiya
隆典 二宮
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP63178234A priority Critical patent/JPH0769961B2/en
Priority to DE3838032A priority patent/DE3838032A1/en
Publication of JPH0228888A publication Critical patent/JPH0228888A/en
Priority to US07/904,892 priority patent/US5301248A/en
Publication of JPH0769961B2 publication Critical patent/JPH0769961B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Image Processing (AREA)
  • Image Analysis (AREA)
  • Investigating Materials By The Use Of Optical Means Adapted For Particular Applications (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
(57) [Summary] This bulletin contains application data before electronic filing, so abstract data is not recorded.

Description

【発明の詳細な説明】 [産業上の利用分野コ 本発明は印刷回路パターン等のパターン検査方法に係り
、特に、パターンエッヂの凹凸やパターンの位置ずれに
影響を受けずに、ショー1−や断線等の欠陥の有無のみ
ならずその位置までも精度良く検出することができるパ
ターン検査方法に関する。
DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to a method for inspecting patterns such as printed circuit patterns. The present invention relates to a pattern inspection method that can accurately detect not only the presence or absence of defects such as wire breaks, but also their positions.

[従来の技術] 例えばセラミックグリーンシートに描かれた回路パター
ンは、第2図に示す様に、そのパターンエッヂシこ凹凸
aが多い。このパターンエッヂの凹凸aは回路パターン
の欠陥ではないので、本来の欠陥(断線す、半断線C,
ショートd、半シi−1〜e)を検出するときに凹凸a
を欠陥b −eと誤検出しないようにする必要がある。
[Prior Art] For example, a circuit pattern drawn on a ceramic green sheet has many uneven edges a as shown in FIG. This unevenness a on the pattern edge is not a defect in the circuit pattern, so it is an original defect (broken wire, half-broken wire C,
When detecting short d, half-shi i-1 to e), unevenness a
It is necessary to avoid erroneously detecting defects b - e.

また、位置ずれfも欠陥ではないので、これを欠陥とし
て誤検出しないようにしなければならない。
Further, since the positional deviation f is not a defect, it is necessary to prevent it from being erroneously detected as a defect.

上述した回路パターンを検査する場合、従来は、特開昭
59−192945号公報記載の様に、検出したパター
ンを2値化し、この2値化パターンを一定量だけ膨張、
収縮した後、特定位置相互間のパターンによる連結関係
を抽出し、抽出した連結関係を良品データ、あるいは設
計データと比較して、欠陥を検出している。
When inspecting the above-mentioned circuit pattern, conventionally, as described in Japanese Patent Laid-Open No. 59-192945, the detected pattern is binarized, and this binarized pattern is expanded by a certain amount.
After shrinkage, the patterned connections between specific positions are extracted, and the extracted connections are compared with non-defective product data or design data to detect defects.

[発明が解決しようとする課題] 上記従来技術は、パターンエッヂに凹凸がある場合でも
、欠陥の有無を精度良く検出できる。しかし、1つの連
続したパターンを単位として欠陥の有無を検出するため
、その欠陥がパターンの何処に存在するのかを特定する
ことができず、また、これについては配慮がなされてい
ない。
[Problems to be Solved by the Invention] The above-mentioned conventional technology can accurately detect the presence or absence of a defect even when the pattern edge has irregularities. However, since the presence or absence of a defect is detected using one continuous pattern as a unit, it is not possible to specify where in the pattern the defect exists, and no consideration is given to this.

しかるに、近年の回路パターンシートは大型化し、また
1つのパターンの長さが長くなる傾向にある。従って、
欠陥の有無だけ検出できても、その欠陥が回路パターン
の何処に存在するのかが特定できなければ、欠陥有りと
されたパターンの欠陥箇所を更に目視により確認するま
で時間がかかり、その欠陥を修正するまで多大の時間を
浪費してしまうという問題がある。
However, in recent years, circuit pattern sheets have become larger and the length of one pattern has tended to become longer. Therefore,
Even if it is possible to detect only the presence or absence of a defect, if it is not possible to identify where in the circuit pattern the defect is located, it will take time to visually confirm the defective location of the pattern that is determined to have a defect, and it will be necessary to correct the defect. The problem is that a lot of time is wasted until the process is completed.

本発明の目的は、欠陥の有無のみならずその箇所まで精
度良く検出できるパターン検査方法を提供することにあ
る。
An object of the present invention is to provide a pattern inspection method that can accurately detect not only the presence or absence of a defect but also its location.

[課題を解決するための手段] 上記目的を達成するため、請求項1記載の発明では、検
出パターンを2値化し、2値化したパターンを膨張し、
膨張したパターンの連結関係を抽出し、抽出した連結関
係を正常なパターンの連結関係と比較し、本来分離して
いるべきパターンに不正な連結関係があったパターンの
エラ≠を検出し、一連のエッヂ座標をパターン上に存在
するパッドで区分し、区分されたエッヂ座標のうちパッ
ド間を不正に連結させる一連のエッヂ座標系列を抽出し
、それら一連のエッヂ座標系列相互間で、距離が最小と
なるエッヂ座標対をもって、ショート又は半ショート欠
陥の位置座標とする。また、請求項2記載の発明では、
検出パターンを2値化し、2値化したパターンを収縮し
、収縮パターンの連結関係を抽出し、抽出した連結関係
を正常なパターンの連結関係と比較し、本来、一つに連
結しているべきパターンが分離していた場合それらのパ
ターンのエッヂを検出し、それら一連のエッヂ座標系列
相互間で距離が最小となるエッヂ座標対をもって断線又
は半断線欠陥の位置座標とする。
[Means for Solving the Problem] In order to achieve the above object, the invention according to claim 1 binarizes the detected pattern, expands the binarized pattern,
The connection relationships of the expanded patterns are extracted, the extracted connection relationships are compared with the connection relationships of normal patterns, and errors in patterns that should have been separated but have incorrect connection relationships are detected. Divide the edge coordinates into pads that exist on the pattern, extract a series of edge coordinates that incorrectly connect pads from the segmented edge coordinates, and find the minimum distance between the series of edge coordinates. Let the pair of edge coordinates be the position coordinates of a short or half-short defect. Moreover, in the invention according to claim 2,
Binarize the detected pattern, shrink the binarized pattern, extract the connection relationship of the contracted pattern, compare the extracted connection relationship with the connection relationship of the normal pattern, and check whether the pattern should originally be connected as one. If the patterns are separated, the edges of those patterns are detected, and the pair of edge coordinates with the minimum distance between the series of edge coordinate series is determined as the position coordinates of the wire breakage or semi-breakage defect.

[作用コ 請求項1記載の発明では、2値化パターンを膨張する。[Action Co. In the invention described in claim 1, the binarized pattern is expanded.

これにより、欠陥のうちショートのみならず半ショート
も接続状態となって表される。本来分離している場所が
接続状態になっていることはショートまたは半ショート
の欠陥があることを示し、これは、膨張パターンと正常
パターンの連結関係を比較することで検出される。そし
て、パッド間を不正に連結させる接続状態箇所のエッヂ
座標系列を抽出する。欠陥により接続状態に表された部
分は、本来のパターンの膨張パターンの幅より細いのが
普通であるから、エッヂ座標系列相互間で間隔が最小と
なる座標対が、欠陥箇所を示すことになる。
As a result, not only short circuits but also half short circuits among defects are represented as connected states. The fact that originally separate locations are connected indicates that there is a short or half-short defect, which is detected by comparing the connection relationship between the expansion pattern and the normal pattern. Then, an edge coordinate series of a connection state location where pads are illegally connected is extracted. Since the part represented by the connected state due to a defect is usually thinner than the width of the expanded pattern of the original pattern, the pair of coordinates with the minimum interval between the edge coordinate series indicates the defect location. .

請求項2記載の発明では、2値化パターンを収縮する。In the invention according to claim 2, the binarized pattern is contracted.

これにより、欠陥のうち断線のみならず半断線も分離状
態となって表される。本来連結している場所が分離状態
になっていることは断線又は半断線の欠陥があることを
示し、これは、収縮パターンと正常パターンの連結関係
を比較することで検出される。そして、この分離状態箇
所のエッヂ座標系列を抽出しエッヂ座標系列相互間で間
隔が最小となる座標対が、欠陥箇所を示すことになる。
As a result, among defects, not only disconnections but also half-disconnections are represented in a separated state. The fact that a place where the wires are originally connected is in a separated state indicates that there is a defect such as a wire breakage or a half wire breakage, and this is detected by comparing the connection relationship between the contracted pattern and the normal pattern. Then, the edge coordinate series of this separated state location is extracted, and the coordinate pair with the minimum interval between the edge coordinate series indicates the defective location.

[実施例] 以下、本発明の一実施例を図面を参照して説明する。[Example] Hereinafter, one embodiment of the present invention will be described with reference to the drawings.

第1図(a)、 (b)は゛、本発明の詳細な説明する
図である。第1図で例示する検出2値化パターン■は、
パッド■−■間、■−〇間、■−■間を接続する構成に
なっており(各パッド■〜■の中心には+−を付しであ
る。)、今、図示の例では、半断線Cと半ショートeの
欠陥がある。まず、検出2値化パターンを膨張すること
で、膨張パターン■を得る。また、検出2値化パターン
を収縮することで、収縮パターン■を得る。これにより
、半ショートはショートに(ショートはもちろんショー
トのまま)変換され、また、半断線は断線に(断線は断
線のまま)変換される。このように変換された2値化膨
張あるいは収縮パターン■、■から、予め位置の定まっ
たパッド中心位置相互間のパターンによる連結関係を抽
出し、図示したように、有向木構造のデータ■、■とし
て表す。これを接続データと呼ぶことにする。接続デー
タは、深さ1の有向木であり、矢印が、パッド間の連結
関係を例えば、第4図に示す接続データは、パッド■、
■、■、■が連結していることを示す。これらのうち、
自分自身に矢印が向かう、有向木の根となるパッド(第
4図の例ではパッド■)を親パッドと呼ぶ。1つの連結
したパターンに対する接続データには、唯一の親パッド
が存在する。
FIGS. 1(a) and 1(b) are diagrams explaining the present invention in detail. The detected binarization pattern ■ illustrated in FIG.
The configuration is such that the pads ■-■, ■-○, and ■-■ are connected (+- is attached to the center of each pad ■-■), and in the example shown, There are defects of half open wire C and half short e. First, by expanding the detected binarized pattern, an expanded pattern (2) is obtained. Further, by contracting the detected binarized pattern, a contracted pattern (2) is obtained. As a result, a half short circuit is converted to a short circuit (a short circuit remains a short circuit, of course), and a half open circuit is converted to a disconnection (a disconnection remains a circuit disconnection). From the binarized expansion or contraction patterns ■, ■ converted in this way, the connection relationships based on the pattern between the pad center positions whose positions are determined in advance are extracted, and as shown in the figure, the directed tree structure data ■, Expressed as ■. This will be called connection data. The connection data is a directed tree with a depth of 1, and the arrows indicate the connection relationships between pads. For example, the connection data shown in FIG.
Indicates that ■, ■, and ■ are connected. Of these,
The pad (pad ■ in the example of FIG. 4) that is the root of a directed tree and has an arrow pointing toward itself is called a parent pad. There is only one parent pad in the connection data for one connected pattern.

方、正常なパッド間の連結関係は、第5図に例示するよ
うに、−重の巡回リスト構造で表しておく。
On the other hand, the connection relationship between normal pads is represented by a -fold cyclic list structure, as illustrated in FIG.

これを設計データと呼ぶ。矢印に沿って巡回リストを1
周することによって、連結すべきすべてのパッド番号を
得ることができる。第5図の場合、パッド■、■、■が
連結すべきことを示している。
This is called design data. Follow the arrow to cycle through the list 1
By going around, you can get all the pad numbers to be connected. In the case of FIG. 5, it is shown that pads ■, ■, ■ should be connected.

さて、第1図に示すような、接続データ■、■が、膨張
した2値化パターン■及び収縮した2値化パターン■に
対してそれぞれ抽出されたとする。
Now, suppose that the connection data (2) and (2) as shown in FIG. 1 are extracted for the expanded binary pattern (2) and the contracted binary pattern (2), respectively.

膨張パターン■に対する接続データ■に対して、各矢印
に相当する連結関係を、設計データ上で調べると、■→
■、■→■の連結関係は、設計データ上にはない。この
結果から、パッド■、■、■。
When we examine the connection relationship corresponding to each arrow on the design data for the connection data ■ for the expansion pattern ■, we find ■→
The connection relationships of ■ and ■→■ are not included in the design data. From this result, pads ■, ■, ■.

■を含むパターンはショート(又は半シミート)してい
ることがわかる。一方、収縮パターン■に対する接続デ
ータVの親パッド■、■、■、■を設計データ上で調べ
ると、親パッド■、■は、設計データの一つの巡回リス
ト内で唯一の親パッドであるのに対して、親パッド■、
■は、一つの巡回リスト内に共存する。これは、このパ
ターンが2つに分離していることを示すから、パッド■
It can be seen that the pattern containing ■ is short (or semi-circumcised). On the other hand, if we examine the parent pads ■, ■, ■, ■ of the connection data V for the contraction pattern ■ on the design data, we find that the parent pads ■, ■ are the only parent pads in one circular list of the design data. For parent pad ■,
(2) coexists in one cyclic list. This indicates that this pattern is separated into two parts, so the pad ■
.

■を含むパターンは断線(又は半断線)していることが
わかる。
It can be seen that the pattern containing ■ is a disconnection (or semi-disconnection).

以上で、欠陥の発生しているパターンが検出されるが、
欠陥の発生位置は未だ特定できない。
With the above steps, patterns with defects are detected,
The location of the defect cannot yet be determined.

そこでまず、欠陥の発生しているパターンのエッヂを追
跡し、一連のエッヂ座標系列を求める。
First, the edge of the pattern where the defect has occurred is traced, and a series of edge coordinates is determined.

膨張パターンに対するエッヂ座標系列を(xo。The edge coordinate series for the expansion pattern is (xo.

yo)−(x□、yl)−・・−(Xn+ yn)とし
たとき、パターン内のパッド■、■、■、■の中心位置
と近接したエッヂ座標を求め、これらを(Xixryi
tL  (Xi4+ yiJ+  (Xis+ y、5
L  (X;+;+y、6)とする(第6図)。これら
によって、エッヂ座標系列(Xo+yJ−・・・−(X
n+ yn)を区分すると、(Xix+ yil)  
”’  (Xj6+ ytGL(Xis+ 3’iG)
  ”’  (Xis+ yisL (X+s+ yi
s)・・’  (Xi4+ Xi4)+ (Xi4+ 
Xi4)”’  (Xix+y、□)の4つに分割され
る。設計データを参照すルト、パッド■→■、■→■へ
の連結はあるが、■→■、■→■の連結はない。従って
、(XiG。
yo)-(x□, yl)--(Xn+yn), find the center position and adjacent edge coordinates of pads ■, ■, ■, ■ in the pattern, and calculate these by (Xixryi
tL (Xi4+ yiJ+ (Xis+ y, 5
Let L (X; +; +y, 6) (Figure 6). By these, the edge coordinate series (Xo+yJ-...-(X
When dividing n+ yn), (Xix+ yil)
”' (Xj6+ ytGL(Xis+ 3'iG)
”' (Xis+ yisL (X+s+ yi
s)...' (Xi4+ Xi4)+ (Xi4+
Xi4)"' (Xix+y, □) is divided into four parts. There are connections to root, pad ■→■, and ■→■ that refer to the design data, but there are no connections between ■→■ and ■→■. .Therefore, (XiG.

Xi6)  ””(Xis+  yis)+  (Xi
<+  Xi4)   ”’(X、□+yix)は不正
なエッヂ座標系列である。次に、これら2つのエッヂ座
標系列各点間の距離を計算し、最小となるエッヂ座標対
、(x+よ+ Y l□)。
Xi6) ””(Xis+ yis)+ (Xi
<+ Xi4) "'(X, □+yix) is an invalid edge coordinate series. Next, calculate the distance between each point of these two edge coordinate series, and find the minimum edge coordinate pair, (x++yix). Yl□).

(X 121 y +t)をショート(又は半ショート
)位置とする(第1図)。一方、収縮パターンで欠陥の
発生しているパターンに対するエッヂ座標系列を、(X
 O’ g yo’ )−・・・−(xp l ypo
L (Xo1+y n’)−・・・−(Xqo、yq’
)としたとき(第1図)、これら2つのエッヂ座標系列
各点間の距離を計算し、最小となるエッヂ座標対、 (
X j 0+ yj 0) +(xj1+ yjl)を
断線(又は半断線)位置とする。
Let (X 121 y +t) be the short (or half-short) position (FIG. 1). On the other hand, the edge coordinate series for the contracted pattern with defects is (X
O' g yo' )-...-(xp lypo
L (Xo1+y n')-...-(Xqo, yq'
) (Figure 1), calculate the distance between each point in these two edge coordinate series, and find the minimum edge coordinate pair, (
Let X j 0+ yj 0) + (xj1+ yjl) be the disconnected (or half-broken) position.

第3図は、上述した本発明のパターン検査方法を実施す
る装置の構成図である。
FIG. 3 is a block diagram of an apparatus for carrying out the above-described pattern inspection method of the present invention.

パターン検出器1で検出されたパターンは、2値化回路
2で2値パターンに変換され、膨張回路3と収縮回路4
で、夫々膨張、収縮され、−旦メモリ5,6に記憶され
る。パターン検出器1としては、TVカメラ、CCDラ
インセンサと定、速移動ステージなどが使用でき、被検
査パターンの2次元光学像を光電変換するものであれば
、何でも用いることができる。被検査対象物の回路パタ
ーンの光学像を忠実に検出するため、対象物に応じて、
明視野照明検出、透過照明検出、傾向検出など公知のい
ずれの検出方式を用いてもよい。また、2値化回路2と
しては、公知の固定閾値2値化方式、浮動閾値2値化方
式などが使用でき、この場合も、回路パターンの忠実な
2値画像を検出する目的で、対象物に応じて最適な2値
化方式を用いればよい。第7図に膨張、収縮回路の具体
例を示す。入力2値パタ一ン信号は、入力端子20から
、4本の直列入力、直列出力のシフトレジスタ21に順
次入力される。シフトレジスタ21の長さは、パターン
検出器1(第3図)の主走査方向(TVカメラの場合、
水平走査方向、CCDラインセンサの場合、その自己走
査方向)の画素数に等しいものとする。シフトレジスタ
21の出力は、5×5個のDフリップフロップ22及び
シフトレジスタ21は、同一クロックに従って同期的に
動作する。Dフリップフロップ22の出力を選択し、A
NDゲート23に導けば、収縮画像信号25が、ORゲ
ート24に導けば、膨張画像信号26が得られる。第7
図に示す例は、それぞれ2画素収縮、膨張する回路例で
あ収縮、膨張回路も、同様の構成で実現できる。パター
ン検出器又は被検査対象物を走査することによって、被
検査パターン全体の膨張、収縮パターンが、メモリ5,
6(第3図)に記憶される。
The pattern detected by the pattern detector 1 is converted into a binary pattern by the binarization circuit 2, and the pattern is converted into a binary pattern by the dilation circuit 3 and the contraction circuit 4.
Then, they are respectively expanded and contracted and then stored in the memories 5 and 6. As the pattern detector 1, a TV camera, a CCD line sensor, a constant or fast moving stage, etc. can be used, and any device that photoelectrically converts a two-dimensional optical image of a pattern to be inspected can be used. In order to faithfully detect the optical image of the circuit pattern of the object to be inspected, depending on the object,
Any known detection method such as bright field illumination detection, transmitted illumination detection, or trend detection may be used. Furthermore, as the binarization circuit 2, a publicly known fixed threshold binarization method, floating threshold binarization method, etc. can be used. An optimal binarization method may be used depending on the situation. FIG. 7 shows a specific example of the expansion and contraction circuit. The input binary pattern signal is sequentially input from an input terminal 20 to a shift register 21 having four serial inputs and serial outputs. The length of the shift register 21 is determined by the length of the pattern detector 1 (FIG. 3) in the main scanning direction (in the case of a TV camera,
It is assumed to be equal to the number of pixels in the horizontal scanning direction (in the case of a CCD line sensor, its self-scanning direction). The 5×5 D flip-flops 22 and the shift register 21 operate synchronously according to the same clock. Select the output of D flip-flop 22,
If it is led to the ND gate 23, a contracted image signal 25 is obtained, and if it is led to the OR gate 24, an expanded image signal 26 is obtained. 7th
The example shown in the figure is an example of a circuit that contracts and expands two pixels, respectively, and the contraction and expansion circuits can be realized with a similar configuration. By scanning the pattern detector or the object to be inspected, the expansion and contraction patterns of the entire pattern to be inspected are stored in the memory 5,
6 (FIG. 3).

メモリ5,6は、マイクロコンピュータ9のバス7に接
続される。パターン全体がメモリ5,6に格納された後
、接続関係抽出装置8によって、メモリ5,6の内容が
順次読み出され、予めマイクロコンピュータ9の外部記
憶装置10より入力されたパッドの座標と番号の情報に
従って、接続データが生成される。接続データは具体的
には第8図に示すようなデータ構造であり、例えば第1
図の膨張パターン■の接続データ■は第8図のようにな
る。すなわち、接続データの有向水の矢印の始点を示す
パッド番号がアドレス、終点を示すパラド番号がデータ
になるようにする。接続関係抽出装置8としては、通常
のマイクロコンピュータによるソフトウェア処理で接続
関係を抽出する装置の他、ハード的に信号を処理して接
続関係を抽出したり、特開昭61−80376号公報記
載の様な装置を使用することができる。抽出された接続
データは、マイクロコンピュータ9に転送され、外部記
憶装置10より入力された設計データと比較され、欠陥
の発生している回路パターンが検出される。
Memories 5 and 6 are connected to bus 7 of microcomputer 9. After the entire pattern is stored in the memories 5 and 6, the contents of the memories 5 and 6 are sequentially read out by the connection relation extraction device 8, and the pad coordinates and numbers input in advance from the external storage device 10 of the microcomputer 9 are read out in sequence. Connection data is generated according to the information. Specifically, the connection data has a data structure as shown in FIG.
The connection data (■) of the expansion pattern (■) shown in the figure is as shown in FIG. That is, the pad number indicating the starting point of the arrow of the directed water in the connection data is set to be the address, and the parad number indicating the ending point is set to be the data. The connection relationship extraction device 8 may be a device that extracts connection relationships through software processing by a normal microcomputer, a device that processes signals using hardware to extract connection relationships, or a device that extracts connection relationships by processing signals using hardware, or a device that extracts connection relationships by processing signals using hardware. Various types of equipment can be used. The extracted connection data is transferred to the microcomputer 9 and compared with design data input from the external storage device 10 to detect circuit patterns in which defects have occurred.

次に、マイクロコンピュータ9は、欠陥の発生している
パターンについて、メモリを参照してエッヂを追跡し、
エッヂ座標系列を生成する。第10図を用いてエッヂの
追跡法を示す。ここでは、パターンの連結性が4連結す
なわち、着目画素の上下左右に対して連結があるものと
定義する。8連結の場合も同様である。まず、パターン
内の1点、すなわちパターン内のパッド中心位置のうち
の1つ(X印)から1方向、第10図の場合は右方向に
画素を調べて行き、始めて、パターン外へ出る1つ手前
を始点(Xoyyo)とする。次に、表1に従って、(
Xo+yo)の周囲の画素を順に調べ、始めてパターン
の画素に当った方向を次のエッヂ点(X工、yl)とす
る。第10図の場合、始点まではEの方向(第11図参
照)に進んで来たので、N。
Next, the microcomputer 9 references the memory to trace the edges of the pattern in which the defect has occurred,
Generate edge coordinate series. The edge tracking method will be described using FIG. Here, the connectivity of the pattern is defined as 4 connections, that is, connections to the top, bottom, left and right of the pixel of interest. The same applies to the case of 8 connections. First, pixels are examined in one direction from one point in the pattern, that is, one of the pad center positions (X mark) in the pattern, in the case of Fig. 10, to the right, and then the pixels are examined from one point outside the pattern. The point in front of you is the starting point (Xoyyo). Next, according to Table 1, (
The pixels around Xo+yo) are examined in order, and the direction in which the first pixel of the pattern is hit is defined as the next edge point (X, yl). In the case of Fig. 10, since the starting point was in the direction of E (see Fig. 11), turn N.

E、Sの順に調べS方向に始めてパターンの画素があっ
たので、そちらに進んで次のエッヂ点(xl。
I checked E and S in that order and found the first pixel of the pattern in the S direction, so I moved in that direction and found the next edge point (xl.

yx)とする。次は、E、S、Wの順に調べて、W方向
に進む。以上の処理を(Xo+Mo)にもどり、かつ次
の点が(X工、yl)になるようになるまで繰返す。
yx). Next, check E, S, and W in that order and proceed in the W direction. Return to (Xo+Mo) and repeat the above processing until the next point becomes (X-work, yl).

表1 以上の処理によって、パターンの時計回りのエッヂ座標
系列(X o + ’/ o )   (X 1* V
 1 )・・・を得ることかできる。
Table 1 Through the above processing, the clockwise edge coordinate series of the pattern (X o + '/ o ) (X 1 * V
1) It is possible to obtain...

次に、膨張パターンより得られたエッヂ座標系列の中か
ら、第6図に示したような分割点を求め、分割する。例
えば、第13図(a)に示す場合については、パターン
内のパッド中心位置(×印)に対して、エッヂ座標の距
離dを計算する。この距離dと座標系列の関係は第12
図(a)に示す曲線となり、距離dがある閾値Thを下
まわる点の中心をそのパッド中心位置によるエッヂ座標
系列の分割点(X+s+ yts)とする。第12図(
b)、第13図(b)に示すように、パッド中心位置が
、パターンの端点にない場合は、複数の分割点(X1S
O+ 3’is。)(X1S1s yesよ)を持つ場
合がある。以上の分割点を求める処理をパターン内のす
べてのパッド中心位置に対して行う。以降は、分割され
たエッヂ座標系列から設計データを参照して、不正なエ
ッヂ座標系列を抽出し、相互のエッヂ間で距離が最小に
なる座標対をもって、ショート又は半ショート欠陥の位
置とする。
Next, division points as shown in FIG. 6 are found from the edge coordinate series obtained from the expansion pattern and division is performed. For example, in the case shown in FIG. 13(a), the distance d of the edge coordinates is calculated with respect to the pad center position (x mark) in the pattern. The relationship between this distance d and the coordinate series is the 12th
The curve shown in Figure (a) is formed, and the center of the point where the distance d is less than a certain threshold Th is defined as the dividing point (X+s+yts) of the edge coordinate series based on the pad center position. Figure 12 (
b), as shown in FIG. 13(b), if the pad center position is not at the end point of the pattern, multiple division points (X1S
O+3'is. ) (X1S1s yes). The above process for determining division points is performed for all pad center positions within the pattern. Thereafter, design data is referred to from the divided edge coordinate series to extract an incorrect edge coordinate series, and the coordinate pair with the minimum distance between mutual edges is determined as the position of the short or half-short defect.

また、収縮パターンより得られた、断線又は半断線の発
生しているパターンのエッヂ座標系列は、少なくとも2
つの系列よりなるので、相互のエッヂ間で距離が最小に
なる座標対をもって、断線又は半断線欠陥の位置とする
Furthermore, the edge coordinate series of the pattern in which the wire breakage or half-wire breakage occurs, obtained from the shrinkage pattern, is at least 2
Since the wire consists of two series, the coordinate pair with the minimum distance between mutual edges is determined as the position of the wire breakage or half wire breakage defect.

なお、パッド中心位置とエッヂ点又は、エッヂ同士の距
離の計算は、X座標の差をΔx、y座標の差をΔyとし
たとき、1Δx1+1Δy1又は、(Δx)’+、(Δ
y)′又は〜α1−εF]]11Yのいずれを用いて計
算してもよいが、1Δx1+1Δyを求めるのが計算時
間が最も少なくて済むという利点がある。
Note that the calculation of the distance between the pad center position and the edge point or between the edges is as follows: 1Δx1+1Δy1 or (Δx)'+(Δ
y)′ or ~α1−εF]]11Y, but there is an advantage that calculating 1Δx1+1Δy requires the least calculation time.

[発明の効果コ 本発明によれば、検出2値パターンを膨張、収縮し、パ
ターンの連結関係を設計データと比較することにより、
欠陥を検出しているので、エッヂに凹凸があったり、位
置ずれ、局所変形の多いパターンに対しても、その致命
欠陥のみを忠実に検出できるという効果がある。また、
欠陥の発生しているパターンのエッヂに着目して、その
欠陥位置までも特定できるので、自動検査に引きつづい
て行われる人手による欠陥の確認作業、修正作業の工数
を大幅に低減できるという効果がある。
[Effects of the Invention] According to the present invention, by expanding and contracting the detected binary pattern and comparing the connection relationship of the pattern with design data,
Since defects are detected, only the critical defects can be faithfully detected even in patterns with uneven edges, misalignment, and local deformation. Also,
Since it is possible to focus on the edge of the pattern where the defect occurs and even pinpoint the defect location, it has the effect of significantly reducing the number of man-hours required for manual defect confirmation and correction work following automatic inspection. be.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図(a)、 (b)は本発明の一実施例に係るパタ
ーン検査方法の説明図、第2図は回路パターンの欠陥説
明図、第3図は本発明の一実施例に係るパターン検査方
法を適用したパターン検査装置の構成図、第4図及び第
5図は接続データ及び設計データの説明図、第6図はエ
ッヂ座標系列の分割点説明図、第7図は膨張・収縮回路
の詳細構成図、第8図は接続データのデータ構成図、第
9図は設計データのデータ構成図、第10図はエッヂ座
標系列生成説明図、第11図はエッヂ追跡方向定義図、
第12図(a)、 (b)及び第13図(a) 、 (
b)はエッヂ分割点演算説明図である。 1・・・パターン検出器、2・・・2値化回路、3・・
・膨張回路、4・・・収縮回路、5,6・・・メモリ、
7・・・バス、8・・・接続関係抽出装置、9・・・マ
イクロコンピュータ、10・・・外部記憶装置、11・
・・欠陥判定出力。 代理人 弁理士  秋 本 正 実 第 図 第 図 第 図 第 図 第 10図
1(a) and (b) are explanatory diagrams of a pattern inspection method according to an embodiment of the present invention, FIG. 2 is an explanatory diagram of defects in a circuit pattern, and FIG. 3 is a diagram of a pattern according to an embodiment of the present invention. A configuration diagram of a pattern inspection device to which the inspection method is applied, Figures 4 and 5 are explanatory diagrams of connection data and design data, Figure 6 is an explanatory diagram of dividing points of edge coordinate series, and Figure 7 is an expansion/contraction circuit. 8 is a data configuration diagram of connection data, FIG. 9 is a data configuration diagram of design data, FIG. 10 is an explanatory diagram of edge coordinate series generation, FIG. 11 is an edge tracking direction definition diagram,
Figure 12 (a), (b) and Figure 13 (a), (
b) is an explanatory diagram of edge division point calculation. 1... Pattern detector, 2... Binarization circuit, 3...
- Expansion circuit, 4... Contraction circuit, 5, 6... Memory,
7... Bus, 8... Connection relationship extraction device, 9... Microcomputer, 10... External storage device, 11.
...Defect determination output. Agent Patent Attorney Tadashi Akimoto Figure 10

Claims (2)

【特許請求の範囲】[Claims] 1.検出パターンを2値化し、2値化したパターンを膨
張し、パターン上の特定座標間の連結関係を抽出し、正
常なパターンの連結関係と比較し、本来分離しているべ
きパターンに不正な連結があったパターンのエッヂ座標
系列を検出し、エッヂ座標系列を上記特定座標に接近し
た点で分割し、分割されたエッヂ座標系列のうち、分離
すべきパターンを連結させている2つのエッヂ座標系列
を抽出し、それらエッヂ座標系列各点の相互間で、距離
が最小となるエッヂ座標対をもって、ショート又は半シ
ョート欠陥の位置座標とすることを特徴とするパターン
検査方法。
1. Binarize the detected pattern, expand the binarized pattern, extract the connection relationship between specific coordinates on the pattern, compare it with the connection relationship of a normal pattern, and identify incorrect connections in patterns that should have been separated. Detect the edge coordinate series of the pattern where there is, divide the edge coordinate series at points close to the specific coordinates, and create two edge coordinate series that connect the patterns to be separated among the divided edge coordinate series. A pattern inspection method characterized in that a pair of edge coordinates having a minimum distance between each point of the edge coordinate series is determined as the position coordinates of a short or half-short defect.
2.検出パターンを2値化し、2値化したパターンを収
縮し、パターン上の特定座標間の連結関係を抽出し、正
常なパターンの連結関係と比較し、本来一つに連結して
いるべきパターンが分離していた場合、それらのパター
ンのエッヂ座標系列を検出し、それらエッヂ座標系列各
点の相互間で距離が最小となるエッヂ座標対をもって、
断線又は半断線欠陥の位置座標とすることを特徴とする
パターン検査方法。
2. Binarize the detected pattern, shrink the binarized pattern, extract the connection relationship between specific coordinates on the pattern, compare it with the connection relationship of a normal pattern, and find out which patterns should originally be connected into one. If they are separated, detect the edge coordinate series of those patterns, and find the edge coordinate pair that has the minimum distance between the points in the edge coordinate series,
A pattern inspection method characterized in that the position coordinates of a wire breakage or a half wire breakage defect are determined.
JP63178234A 1987-11-09 1988-07-19 Pattern inspection method Expired - Fee Related JPH0769961B2 (en)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP63178234A JPH0769961B2 (en) 1988-07-19 1988-07-19 Pattern inspection method
DE3838032A DE3838032A1 (en) 1987-11-09 1988-11-09 Method and apparatus for structure testing
US07/904,892 US5301248A (en) 1987-11-09 1992-06-25 Method for pattern inspection and apparatus therefor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63178234A JPH0769961B2 (en) 1988-07-19 1988-07-19 Pattern inspection method

Publications (2)

Publication Number Publication Date
JPH0228888A true JPH0228888A (en) 1990-01-30
JPH0769961B2 JPH0769961B2 (en) 1995-07-31

Family

ID=16044940

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63178234A Expired - Fee Related JPH0769961B2 (en) 1987-11-09 1988-07-19 Pattern inspection method

Country Status (1)

Country Link
JP (1) JPH0769961B2 (en)

Also Published As

Publication number Publication date
JPH0769961B2 (en) 1995-07-31

Similar Documents

Publication Publication Date Title
JPS6261390A (en) Method and apparatus for inspecting printed board
JPH1096613A (en) Defect detection method and device
JP2002005850A (en) Defect inspection method and apparatus, mask manufacturing method
JPH0271377A (en) Pattern inspection method and device
JP3049488B2 (en) Pattern inspection method and pattern inspection device
JP3116438B2 (en) Inspection apparatus and inspection method for printed wiring board
JPS61151410A (en) Pattern defect detection and its apparatus
JPH0769961B2 (en) Pattern inspection method
JP4474006B2 (en) Inspection device
JP2676990B2 (en) Wiring pattern inspection equipment
JPS62233746A (en) Checker for chip mounted board
JP2745763B2 (en) Wiring pattern inspection equipment
JP4130848B2 (en) Pixel inspection method and pixel inspection apparatus
JP2601232B2 (en) IC lead displacement inspection equipment
JPS61239147A (en) Split inspecting method by image processing
JPS60123709A (en) Pattern checking apparatus
JPH0453253B2 (en)
JP3704014B2 (en) Pattern inspection method
JPH03229373A (en) Learning device for two-dimensional pattern
JP3674067B2 (en) Pattern appearance inspection device
JPS6166908A (en) IC lead detection method
JP2001050906A (en) Apparatus and method for pattern inspection
JPS62127987A (en) Method of checking printed board pattern
JPH10141930A (en) Pattern inspection method and pattern inspection device
JP2023046668A (en) Positional deviation calculation method for detecting positional deviation of imaging device

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees