JPH02290377A - 画像処理装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明は記録媒体から画像を再生する際に画像処理を行
う装置に関する。

［従来の技術］ 例えば磁気テープ等の記録媒体から画像信号を再生する
場合、記録されている磁気情報が連続的に読み出され、
これが復調されてビデオ信号となってそのまま出力され
る。従って、記録媒体に互いに異なる２種類の画像信号
が連続して記録されている場合、一方の画像信号に引き
続いて他方の画像信号が連続的に読み出される。

［発明が解決しようとする課題コ 上述した如き画像再生装置によると、異なる２種類の画
像信号を連続して再生する場合、その切換わり時点で、
一方の画像信号による画面から他方の画像信号による画
面に突然変わってしまうため、視覚上非常に望ましくな
い。

従って、本発明の目的は、連続的に記録されている互い
に異なる種類の画像信号を再生する場合、両画像信号の
切換え時に視覚上の見苦しさが生じない画像処理装置を
提供することにある。

［課題を解決するための手段］ 上述の目的を達成する本発明の特徴は、異なる種類の画
像信号が記録されている記録媒体から読み出した画像信
号を処理する画像処理装置であって、記録媒体からの画
像信号を該画像信号の種類の切換わり時点まで次々に１
画面分記憶する記憶手段と、記憶手段から読み出した画
像信号のレベルを上述の切換わり時点から徐々に減少さ
せる減少手段と、記憶された画像信号に引き続いて記録
媒体から読み出した画像信号のレベルを上述の切換わり
時点から徐々に増大させる増大手段と、減少せしめられ
た画像信号のレベルと増大せしめられた画像信号のレベ
ルとを加算する加算手段とを備えたことにある。

［作用コ 画像信号の種類の切換わり時点から、記憶手段に記憶さ
れている前の１画面分の画像信号が順次読み出されその
レベルが徐々に減少されて順次出力される。同時に、記
録媒体から引き続いて読み出される画像信号のレベルが
徐々に増大されて順次出力される。順次出力された両画
像信号のレベルが同期して加算されることにより画像信
号の切換えがスムーズとなるため、切換え時の見苦しさ
が解消される。

［実施例コ 以下図面を用いて本発明の実施例を詳細に説明する。

第１図は本発明の画像処理装置の一実施例として、ＶＴ
Ｒ　（ビデオテープレコーダ）の電気的構成を概略的に
表している。

同図において、１０は入力端子Ｉ１を介して外部からビ
デオ信号（画像信号）が供給されるブリエンファシス回
路、１２はこのブリエンファシス回路１０に接続された
ＦＭ（周波数変調）変調回路をそれぞれ示している。こ
のＦＭ変調回路１２の出力側には画像信号記録アンプ１
３を介して画像信号用の磁気ヘッド１４が接続されてい
る。

磁気ヘッド１４にはさらに、画像信号ヘッドアンプ１５
を介してＦＭ復調回路１６が接続されている。

ＦＭ復調回路１６の出力側にはディエンファシス回路１
７を介してＡ／Ｄ　（アナログ／デジタル）変換器１８
が接続されている。Ａ／Ｄ変換器Ｉ８の出力側には、本
発明の増大手段に対応している第１乗算回路１９と画像
メモリ２０とが接続されている。

画像メモリ２０は本発明の記憶手段に対応しており、そ
の出力側には、本発明の減少手段に対応している第２乗
算回路２１が接続されている。第１乗算回路ｌ９及び第
２乗算回路２Ｉの出力側には、加算器２２が接続されて
おり、その出力側にはＤ／Ａ（デジタル／アナログ）変
換器２３が接続されている。Ｄ／Ａ変換器２３の出力側
は、出力端子２４に接続されており、この出力端子２４
を介して外部に画像信号が出力される。

画像メモリ２０、第１乗算回路１９及び第２乗算回路２
Ｉは、マイクロコンピュータ２５に接続されており、こ
のマイクロコンピュータ２５からの指示に応じて後述す
る画像処理を行う。マイクロコンピュータ２５にはさら
に、例えば単安定マルチバイブレー夕で構成される画像
切換えタイミング信号発生回路２６と例えばコンパレー
夕で構成される画像切換えタイミング信号検出回路２７
とが接続されている。

これら信号発生回路２６、信号検出回路２７には、コン
トロール信号記録アンプ２８、コントロール信号ヘッド
アンプ２９をそれぞれ介してコントロール信号用の磁気
ヘッド３０が接続されている。

磁気ヘッド１４は磁気テープ３１のビデオトラックに情
報記録し、磁気ヘッド３０は磁気テープ３１のコントロ
ールトラックに情報記録するように構成されている。こ
の磁気テープ３ｌが本発明の記録媒体に対応する。

入力端子１１を介して外部から印加された画像信号は、
ブリエンファシス回路ＩＯでプリエンファシスされた後
、ＦＭ変調回路ｌ２でＦＭ変調される。

変調された信号は、記録アンプ１３で増幅された後、磁
気ヘッドｌ４を介して磁気テープ３ｌのビデオトラック
に記録される。

磁気テープ３１には、画像信号と同時に磁気ヘッド３０
を介してコントロール信号が記録される。本実施例では
、このコントロール信号に画像切換えタイミング信号が
含まれている。画像切換えタイミング信号は、互いに異
なる種類の画像信号の切換わリタイミングを表している
。現在の画像と全く異なる画像を連続して記録する場合
、オペレータはキー人力によってその旨をマイクロコン
ピュータ２５に指示する。これにより、マイクロコンピ
ュータ２５は信号発生回路２６を動作させ、その結果、
画像切換えタイミング信号がコントロール信号の一部と
して磁気テープ３１のコントロールトラックに記録され
る。

一方、磁気テープ３１のコントロールトラックに記録さ
れているこのコントロール信号は、磁気ヘッド３０で読
み出された後、ヘッドアンプ２９を介して信号検出回路
２７に印加される。これにより、画像切換えタイミング
信号が検出でき、ＴＴＬレベルのデジタル信号が得られ
る。マイクロコンピュータ２５は、信号検出回路２７よ
り画像切換えタイミング信号が印加されると、第２図に
示す如きロード信号を画像メモリ２０、第１乗算回路１
９及び第２乗算回路２ｌに出力する。

磁気テープ３１のビデオトラックに記録されている画像
信号は、磁気ヘッド１４で読み出された後、ＦＭ復調回
路ｌ６で復調され、ディエンファシス回路ｌ７でディエ
ンファシスされる。ディエンファシスされたアナログの
画像信号は、Ａ／Ｄ変換器ｌ８においてデジタルの画像
信号に変換された後、第１乗算回路１９と画像メモリ２
０とに印加される。

画像メモリ２０は、フレームメモリであり１画面分の画
像信号を記憶できる容量を有している。この画像メモリ
２０には、画像切換えタイミング信号が検出されてワー
ド信号が１とならない限り、Ａ／Ｄ変換された１フレー
ム分の最新の画像信号が常に記憶される。

画像切換えタイミング信号が検出されてロード信号が１
となると、このロード信号が１の間、画像メモリ２０は
その画像切換えタイミング信号検出前に記憶されている
内容を保持する。またこの間、画像メモリ２０から画像
信号が読み出され、第２乗算回路２ｌに印加される。

第１乗算回路１９は、Ａ／Ｄ変換器１８から印加される
画像信号の値に第２図に示す乗数値αを乗算する。同図
に示すように乗数値αは、画像切換えタイミング信号が
検出されてロード信号が１となるまでは１に等しく、画
像切換えタイミング信号が検出されると０となった後、
ロード信号が１の間、０から１に徐々に増大する。

第２乗算回路２ｌは、画像メモリ２０から印加される画
像信号の値に第２図に示す乗数値βを乗算する。同図に
示すように乗数値βは、画像切換えタイミング信号が検
出されてロード信号が１となるまでは０に等し《、画像
切換えタイミング信号が検出されると１となった後、ロ
ード信号が１の間、１から０に徐々に減少する。

第１乗算回路ｌ９から出力される画像信号と第２乗算回
路２ｌから出力される画像信号とは、加算器２２に印加
されて互いに加算される。加算器２２の出力はＤ／Ａ変
換器２３に印加されてアナログの画像信号に変換された
後、出力端子２４を介して外部に出力される。

従って本実施例の装置によれば、第３図に示すように、
画像切換えタイミング信号が検出されると切換え前の画
像信号のレベルが徐々に減少し、同時に、切換え後の画
像信号のレベルが徐々に増大することとなる。

次に、上述した第１及び第２乗算回路部分の構成及び動
作をより詳しく説明する。第４図は、この第１及び第２
乗算回路部分をより詳し《表している。

同図において、＋９１　、１９ｂ　ｓ　１９ｃ及び１９
ｄは、Ａ／Ｄ変換器ｌ８の出力に接続されたラッチ、１
９ｅはアップカウンタをそれぞれ示している。これらの
ラッチ１９ｇ　、１９ｂ　Ｎ　１９ｃ及び１９ｄとアッ
プカウンタ１９ｅとが第１図の第１乗算回路ｌ９を構成
している。

アップカウンタ１９ｅの各ビット出力Ｑｌｌ　、Ｑｌｂ
　，Ｑｌｅ及びＱｌｄは、ラッチ１９ｉ　、１９ｂ　ｓ
　１９ｃ及びｌ９ｄのクリア入力ＣＬＥＡＲにそれぞれ
接続されている。

ラッチ１９＠、１９ｂ　ｓ　１９ｃ及び１９ｄの各出力
は、加算器２２の入力に並列に接続されている。各ラッ
チ１９！　、Ｌ９ｂ　Ｓ１９ｃ及び１９ｄは、そのクリ
ア入力ＣＬＥＡＲが１の場合にそのラッチしている内容
を出力し、０の場合にラッチしている内容に関わりなく
０を出力する。ラッチ１９ａは入力に対して１／ｌ６倍
した内容をラッチし、ラッチ１９ｂは入力に対して１／
１１倍した内容をラッチし、ラッチ１９ｃは入力に対し
てｌ／４倍した内容をラッチし、ラッチ１９ｄは入力に
対して１７２倍した内容をラッチするように構成されて
いる。各ラッチのこのような倍数は、Ａ／Ｄ変換器ｌ８
の各ビット出力と各ラッチのビット入力とを第５図の如
く結線することによって実現できる。

さらに第４図において、２１ａ　ｓ　２１ｂ　ｓ　２１
ｃ及び２１ｄは、画像メモリ２０の出力に接続されたラ
ッチ、２１ｅはダウンカウンタをそれぞれ示している。

これらのラッチ２１ａ　，　２ｌｂ　，　２１ｃ及び２
１ｄとダウンカウンタ２１ｅとの組み合わせが第１図の
第２乗算回路２１を構成している。ダウンカウンタ２１
ｅの各ビット出力Ｑ２ｉ　ｓ　Ｑ２ｂ　ｓ　Ｑ２ｃ及び
Ｑ２ｄは、ラッチ２１ａ　，　２１ｂ　ｓ　２１ｃ及び
２１ｄのクリア入力ＣＬＥＡＲにそれぞれ接続されてい
る。ラッチ２１ｉ　、２１ｂ　ｓ２１ｃ及び２１ｄの各
出力は、加算器２２の入力に並列に接続されている。各
ラッチ２１ａ　ｓ　２１ｂ　ｓ　２１ｃ及び２１ｄのそ
の他の構成及び機能は、上述のラッチ１９ｉ　、１９ｂ
　ｓ　１９ｃ及び１９ｄの場合と全く同じである。

第６図に示すように、マイクロコンピュータ２５は、信
号検出回路２７より印加される画像切換えタイミング信
号の立上がりに同期してロード信号を１に立上げ、クロ
ックがあらかじめ定めた設定値までカウントされるまで
この１を保持し、設定値を越えると０に立下げる。本実
施例では第６図に示すようにこの設定値は１６である。

マイクロコンピュータ２５から印加されるロード信号が
１の場合、アップカウンタ１９ｅ及びダウンカウンタ２
１ｅはクロツクのカウントを行う。従って、これらカウ
ンタの各ビット出力Ｑｔａ　ｓ　ｑｌｂ　％Ｑｌｃ　Ｎ
　Ｑｌｄ　ｓ　Ｑ２！　、Ｑ２ｂ　ｓ　Ｑ２ｃ及びＱ２
ｄは、第６図に示すように変化する。

なお、アップカウンタ１９ｅ及びダウンカウンタ２１ｅ
は、ロード信号が０の場合、初期値に設定される。第６
図に示されているように、アップカウンタ１９ｅは初期
状態では、各ビット出力Ｑｌａ　，　Ｑｌｂ　，　Ｑｌ
ｃ及びＱｌｄが全て１となり、ダウンカウンタ２ｂは初
期状態では、各ビット出力Ｑ２ａ　、Ｑ２ｂ　，Ｑ２ｃ
及びＱ２ｄが全て０となる。

ロード信号が０の場合、アップカウンタ１９ｅの各出力
が全て１となるため、全てのラッチ１９ｉ、１９ｂ　，
　１９ｃ及び１９ｄがその内容を継続的に出力する。一
方、ダウンカウンタ２１ｅはその各出力が全て０となる
ため、全てのラッチ２１ａ　％　２ｌｂ　，　２１ｃ及
び２１ｄの出力が０となる。従ってこの場合、Ａ／Ｄ変
換器１８から印加される画像信号が一定値に維持された
乗数で乗算され、その後Ｄ／Ａ変換されて外部に出力さ
れる。

ロード信号が１となると、アップカウンタ１９ｅがクロ
ックをカウントアップして第６図に示すようなビット出
力Ｑｌｌ　％　Ｑｌｂ　，旧Ｃ及びＱｌｄを発生する。

このような出力Ｑｌｉ　、Ｑｌｂ　ｓ　Ｑｌｃ及びＱｌ
ｄによって各ラッチ１９！　、１９ｂ　Ｓ１９ｃ及び１
９ｄが駆動されるため、乗数が０から１まで徐々にステ
ップ的に増大する。Ａ／Ｄ変換器１８から印加される画
像信号はこの乗数で乗算されて加算器２２に印加される
。一方、ダウンカウンタ２１ｅがクロツクをカウントダ
ウンして第６図に示すようなビット出力Ｑ２１　、Ｑ２
ｂ　％　Ｑ２ｃ及びＱ２ｄを発生する。このような出力
Ｑ２ｉ　、Ｑ２ｂ　ｓ　Ｑ２ｅ及びＱ２ｄによって各ラ
ッチ２１ｉ　ｓ　２１ｂ　１２１ｃ及び２１ｄが駆動さ
れるため、乗数が１からＯまで徐々にステップ的に減少
する。

画像メモリ２Ｇから印加される画像信号はこの乗数で乗
算されて加算器２２に印加される。即ちこの場合、第１
乗算回路ｌ９の乗数値αと第２乗算回路２１の乗数値β
とが第２図に示す如く変化する。

その結果、第３図に示すように、切換え前の画像信号の
レベルが徐々に減少し、同時に、切換え後の画像信号の
レベルが徐々に増大するので、互いに異なる種類の画像
信号を再生する場合、両画像信号の切換え時に画像が徐
々に変わることとなり、視覚上の見苦しさが生じない。

以上、ＶＴＲの実施例について説明したが、本発明の画
像処理装置は、例えば、ＤＡＴ　（．デジタルオーディ
オテープレコーダ）、ビデオディスクレコーダ等、画像
をデジタルで記録可能な種々の装置に適用することがで
きる。

ビデオディスクレコーダの場合、画像信号を記録する媒
体として、第７図に示すように光ディスク、光磁気ディ
スク、又は磁気ディスクが用いられる。同図において、
３２はディスク、３３はディスク３２の駆動用モータ、
３４はピックアップをそれぞれ示している。

［発明の効果コ 以上詳細に説明したように本発明によれば、異なる種類
の画像信号が記録されている記録媒体から読み出した画
像信号をこの画像信号の種類の切換わり時点まで次々に
１画面分記憶する記憶手段と、記憶手段から読み出した
画像信号のレベルを上述の切換わり時点から徐々に減少
させる減少手段と、記憶された画像信号に引き続いて記
録媒体から読み出した画像信号のレベルを上述の切換わ
り時点から徐々に増大させる増大手段と、減少せしめら
れた画像信号のレベルと増大せしめられた画像信号のレ
ベルとを加算する加算手段とを備えているため、連続的
に記録されている互いに異なる種類の画像信号を再生す
る場合、両画像信号の切換え時に視覚上の見苦しさを生
じることが全くない。

【図面の簡単な説明】

第１図は本発明の画像処理装置の一実施例としてビデオ
テープレコーダの電気的構成を概略的に表すブロック図
、第２図は第１図の一実施例における各部の信号波形図
、第３図は第１図の一実施例における画像信号のレベル
変化を説明する図、第４図は第１図の一実施例における
第１及び第２乗算回路部分の構成をより詳しく表すブロ
ック図、第５図は第４図の一部の電気的構成をより詳し
く表すブロック図、第６図は第４図の構成例における各
部の信号波形図、第７図は磁気ディスクを用いた本発明
の他の実施例の一部を概略的に表す構成図である。 １０・・・・・・ブリエンファシス回路、ｌｌ・・・・
・・入力端子、ｌ２・・・・・・ＦＭ変調回路、１３・
・・・・・画像信号記録アンプ、１４・・・・・・磁気
ヘッド、ｌ５・・・・・・画像信号ヘッドアンプ、１６
・・・・・・ＦＭ復調回路、１７・・・・・・ディエン
ファシス回路、ｌ８・・・・・・Ａ／Ｄ変換器、１９・
・・・・・第１乗算回路、１９ａ　ｓ　１９ｂ　ｓ　１
９ｃ　％　１９ｄ　ｓ　２１ａ　，　２ｌｂ　，　２１
ｃ　％　２１ｄ・・・・・・ラッチ、１９ｅ・・・・・
・アップカウンタ、２０・・・・・・画像メモリ、２ｌ
・・・・・・第２乗算回路、２１ｅ・・・・・・ダウン
カウンタ、２２・・・・・・加算器、２３・・・・・・
Ｄ／Ａ変換器、２４・・・・・・出力端子、２５・・・
・・・マイクロコンピュータ、２６・・・・・・画像切
換えタイミング信号発生回路、２７・・・・・・画像切
換えタイミング信号検出回路、２８・・・・・・コント
ロール信号記録アンプ、２９・・・・・・コントロール
信号ヘッドアンプ、３０・・・・・・磁気ヘッド、３１
・・・・・・磁気テープ。 第３図 エ讐メ、 （５０４）シャープ株式会社

Claims (1)

【特許請求の範囲】
1. 異なる種類の画像信号が記録されている記録媒体から読
   み出した画像信号を処理する画像処理装置であって、前
   記記録媒体からの画像信号を該画像信号の種類の切換わ
   り時点まで次々に１画面分記憶する記憶手段と、該記憶
   手段から読み出した画像信号のレベルを前記切換わり時
   点から徐々に減少させる減少手段と、前記記憶された画
   像信号に引き続いて前記記録媒体から読み出した画像信
   号のレベルを前記切換わり時点から徐々に増大させる増
   大手段と、減少せしめられた画像信号のレベルと増大せ
   しめられた画像信号のレベルとを加算する加算手段とを
   備えたことを特徴とする画像処理装置。