JPH0229066A

JPH0229066A - 画像読取り装置

Info

Publication number: JPH0229066A
Application number: JP63095424A
Authority: JP
Inventors: Shinji Kobayashi; 真治小林; Tomio Sasaki; 富雄佐々木
Original assignee: Ricoh Co Ltd
Current assignee: Ricoh Co Ltd
Priority date: 1987-06-13
Filing date: 1988-04-20
Publication date: 1990-01-31
Anticipated expiration: 2012-09-17
Also published as: JP2654389B2

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】〔技術分野〕本発明は、複数個の光電変換素子を用いた画像読取り装
置に関する。

この種画像読取り装置はデジタル複写機、ファクシリミ
リ、ファイリング、ＣＡＤ入力装置として用いられる。

〔従来技術〕

従来、この種画像読取り装置において、複数個の光電変
換素子を１ラインデータとしてまとめる場合、光電変換
素子間の画情報の重なりのつなぐ位置は、一方の光電変
換素子はつなぐ位置を固定化し、他方の光電変換素子は
重なり量によりつなぐ位置をデイプスイッチ等の調整手
段により可変させ、１ラインデータとした。

しかしながら、レンズを用い原稿面の画像を光電変換素
子に結像させる時は、レンズの端部は解像力が低下し、
入射光量も低減される。そのため光電変換素子間の重な
り量のつなぐ位置を、一方を固定すれば重なり量により
他方は解像力の低下あるいは入射光量の低減される位置
になる場合もある。

また、左右の光電変換素子の解像力、入射光量のバラン
スが違ってきて、画像としてつなぎ目的に違和感が生じ
る欠点もある。

〔目的〕

本発明は上記従来技術の欠点を解消し、複数個の光電変
換素子を用いた画像読取り装置において、各光電変換素
子より出力される読取画像情報をつなぎ、１ラインの画
像情報にするとき、各イメージセンサ間の重なり量の半
分の位置でつなぐための制御装置を提供するこを目的と
する。

〔構成〕

この目的のために本発明は、複数個の光電変換素子を用
いた画像読取り装置において、各光電変換素子から出力
される画像情報の重なり量と前記画像情報を記憶する記
憶手段、前記記憶手段の読出し・書込みを制御する読出
し・書込み手段を備え、前記読出し・書込み手段により
、記憶手段より読出される画情報の続出し位置を、重な
り量の半分から読出す事を特徴とする。

以下、本発明の一実施例に基づいて具体的に説明する。

第１図は本発明を使用する画像読取り装置の一実施例を
説明する概略構成図である。図中、１〜４は搬送ローラ
、５は照明装置、６は光学レンズ、７はイメージセンサ
を構成するＣＣＤ　（電荷結合素子）である。この構成
において、原稿は図の矢印の方向に送給され、搬送ロー
ラ１〜４によって搬送される。この搬送中、照明装置５
によって照明された原稿像は光学レンズ６によりＣＣＤ
７に結像される。

この場合に、ＣＣＤ７０１個当たりの有効読取り画素数
は決定されているため、原稿読取り密度が決定すれば読
み取れる原稿幅は決定されるが、原稿がＣＣＤで読み取
れる原稿幅より大きくなるときは、複数個のＣＣＤを使
用しなければならない。

上述した実施例において、ＣＣＤ７の１個当たりの有効
読取り画素数は５０００画素で、読取られるべき原稿の
最大原稿幅は９１７ｍｍ、そして原稿読取り密度は１６
画素／ｍｍと仮定する。ここでＣＣＤ７の使用個数は上
記の最大原稿幅９１７ｍｍ、原稿読取り密度１６画素／
　ｍ　ｍから最大有効読取り画素数は１４６７２画素必
要となり、上記のようにＣ０Ｄ７の１個当たりの有効読
取り画素数は５０００画素であるので、３個必要となる
。

第２図、第４図は上記した３個のＣＣＤ７を使用す・る
場合の関係を説明する概略図である。Ｄは最大原稿幅、
６ａ〜６ｃは光学レンズ、７ａ〜７ＣはＣＯＤ、ＯＲ，
Ｘ、　Ｙは各ＣＯＤの読取り領域の重なりを示す。第２
図では最大原稿幅りを読み取るため、３個のイメージセ
ンサ（ＣＣＤ）７ａ〜７Ｃを使用しており、各ＣＣＤは
光学レンズ６ａ〜６Ｃにより結像され、各ＣＣＤの読取
り領域はＯＲで示すように重なり合っている。この重な
り令頁域量は（１５０００−１４６７２）÷２＝１６４
画素以内とし、最大読取り原稿幅りを満足するように調
整している。

Ｃ０Ｄ７ａ〜７Ｃ上に結像された原稿像は、アナログ信
号としてこれらのＣＣＤ７ａ〜７Ｃから出力されるが、
極めて微小な信号であるため、これらの出力は増幅され
ねばならない。

第３図はＣＯＤから出力された原稿像の処理回路を略示
するブロック図である。図において７ａ〜７ＣはＣＣＤ
％　８ａ〜８ｃは増幅器、９ａ〜９ｄはアナログ／デジ
タル変換（Ａ／Ｄ）回路、１０ａ、１０ｂは合成・分離
回路である。第３図においてＣＣＤ７ａ〜７Ｃの出力は
増幅器８３〜８Ｃで増幅される。増幅器８ａ〜８Ｃの出
力はＡ／Ｄ変換回路９ａ〜９Ｃにおいてアナログ画像信
号を画素毎に多値（例えば６４階調）デジタル画像信号
に変換される。Ａ／Ｄ変換後のデジタル画像信号は原稿
画像のノイズ、光量ムラ、コンタクトガラスの汚れ、Ｃ
ＣＤの感度ムラ等により正規画像データにノイズが現れ
る。このため、このノイズ対策として従来はＡ／Ｄ変換
回路においてシェーディング補正がなされている。この
ように各ＣＣＤからの出力はそれぞれ増幅され、シェー
ディング補正され且つＡ／Ｄ変換されて多値データとし
て合成・分離回路ｉｏａ、１０ｂに入力される。

上記した場合において、各ＣＣＤは同時に走査され、且
つ同時に画素データを出力している。このタイミングは
、第６図（ｂ）のタイムチャートに示すように走査同期
信号Ｃ（ＬＳＹＮＣ）でＣＣＤ７ａ〜７ｃの主走査方向
の同期を取り、ＣＣＤ７ａ〜７Ｃからの有効データは入
力制御信号Ｄ（ＩＮＬＧＡＴＥ）により制御される。

また、原稿の副走査方向（挿入速度）はＬＳＹＮＣが副
走査１ｍｍ当たり１６回の制御信号を出力するものとす
る。したがって、副走査密度も１６画素／　ｍ　ｍとな
り、主走査密度１６６画素　ｍ　ｍと一敗している。走
査同期信号はＣＣＤの電荷蓄積時間を一定にさせるため
一定間隔で出力されている。

現在、３個のＣＣＤ７ａ〜７ｃからの画像データは走査
同期信号の間でパラレルにアナログ処理されているが、
前述したように各ＣＣＤ画像間の重なり量の補正、アナ
ログ処理後のデジタル処理部〔例えば、変倍処理、ＭＴ
Ｆ　（変調伝達関数）処理、平滑化処理等〕もまた走査
同期信号の期間中にデータを処理する必要性から、通常
は３個のＣＣＤからの出力データを１ラインにし、重な
り量を補正している。しかしながら、３個のＣＣＤ７ａ
〜７ｃの出力データを走査同期信号の期間中に１ライン
にまとめると、画像データの１画素当たりの処理速度が
３倍になる。

本発明では、走査同期信号の間隔３１２．５μｓ中にＣ
ＣＩ）１個当たりの５０００画素を処理すると、１画素
当たりの処理時間は６２．５　ｎ　ｓ　／　１画素とな
るが、ＣＣ０３個のデータを１ラインにし３１２．５μ
ｓの期間中にまとめると、２０．８　ｎ　ｓ／１画素と
なり、処理時間が３倍早くなる。しかるに本発明は、１
ラインに３個のＣＣＤの出力データをまとめるのではな
く、最大原稿幅りの中央値（ここでは第２図のＣＣＤ７
ｂの２４４９画素目を中央画素としている）から左右２
分割して、走査同期信号期間中に７５００画素のデータ
を処理する。

そのため、１ラインにＣＯＤの出力データをまとめるよ
りも処理時間は１／２に低減される。

また、第４図にＣＣＤ間の重なり量を示す。ＸはＣＣＤ
７ｂ、７ｃの重なり量であり、ＹはＣＣＤ７ａ、７ｂの
重なり量である。

通常、ＣＣＤ間の重なり量を補正し１ラインデータにす
る場合は、２個のＣＯＤの画像データのうち片方のＣＯ
Ｄの画像データは固定とし、他方の画像データは重なり
量に応じて画像データの有効データを決定している。

また、各ＣＣＤ間の重なり量ｘ、ｙの半分、つまりＸ／
２．Ｙ／２の重なり量に応じ各ＣＣＤ間の有効データを
決定するものである。

重なり量のつなぐ位置の一方を固定としないことにより
、例えばレンズ６ａ、６ｂ、６ｃの端部の解像力の低下
と、入射光量の低減された画像データを有効としないこ
とにより、継目部の違和感を無くすことが出来る。

第５図（Ｃ）は本発明の内容を利用した回路の概略を示
すブロック図である。ＣＰＵ１０１は中央演算処理装置
、ＲＯＭ１０２には、ＣＰＵＩ　０１が所定の動作を行
うためのプログラムと、重なり量Ｘ、Ｙが誤入力された
ときの警告のガイダンスのデータが格納されている。Ｒ
ＡＭ１０３はＣＰＵ１０１が一時データを格納するため
のメモリ、ｌ１０１０４と１１０１０７は入出力素子、
キー入力部１０５は重なり量を入力するために必要なキ
ーが設置されている。合成・分離回路１０６はＣＰＵｌ
０Ｉにより転送された重なり量Ｘ、Ｙを基に読取り画像
情報を１ラインに継ぐ補正回路である。詳細については
後述する。

以下、第５図（Ｃ）とＣＰＵＩ　０１の動作の概略を示
すフローチャートを第９図を参照しながら説明をする。

まず、キー入力部１０５より重なり量変更要求キー入力
があると、重なりｌｘの入力待ちとなる。

重なりｌｘの入力が終わるとＣＰＵＩ　０１は前述の（
１５０００−１４６７２）÷２＝１６４画素以内、０以
上の入力規制条件内に重なりｌｘの入力が有るかどうか
の判定を行い、規制条件を満足しなければＣＰＵｌ０Ｉ
はＲＯＭ１０２に格納された警告ガイダンスのデータを
１１０１０７を経て転送し、警告表示部１０８へと所定
の警告ガイダンスを表示させる。ここで警告表示部は例
えば液晶デイスプレィ等からなり、また警告ガイダンス
データとは、液晶デイスプレィに警告情報を告知させる
ための文字情報のデータである。そして再度型なり量Ｘ
の入力待ちとなり、適正な値が入力されるまで繰り返さ
れる。

次に同様に、重なり量Ｙの入力待ちとなり、適正な値で
あればＲＡＭ１０３に変更した重なり量Ｘ、Ｙを書き込
み、重なり量変更要求または読取り開始キー入力待ちと
なり、読取り開始キー入力があると、ＲＡＭ１０３の重
なり量Ｘ、　　Ｙを読み込み、合成・分離回路１０６へ
と１１０１０４を経て制御信号Ｚｌ、Ｚ２と共に転送さ
れ、読取りを開始する。

第７図はキー入力部１０２より入力された重なり量Ｘと
重なり量ＹをＣＰＵＩ　ＯＯにて演算補正され、重なり
ｌｘのコマンドと、重なりＩＹのコマンドに変換し、第
５図［ａｌ、　（ｂ）の合成・分離回路へパラレルに出
力するブロック図である。

重なり量ＸとＹは１６進数に演算補正する必要がある。

第７図のブロック図を第８図のフローチャートを参照し
ながら説明する。

１００はＣＰＵ　（中央演算処理装置）、１０１はデー
タの入出力を制御する■０素子、１０２はキー入力部、
１０４は第５図（ａｌ、　（ｂ）の合成・分離回路に相
当する。

また、１０３は重なりｌｘのコマンドが合成・分離回路
上で確定させるための制御信号で、第５図（ａ）のＺへ
と出力される。さらに１０５は重なり量Ｙのコマンドが
合成・分離回路上で確定させるための同様の制御信号で
ある。ここで、第５図（ａ）。

第５図（ｂ）の回路（合成・分離回路）が２つある。

詳細については後述する。

キー入力部１０２、例えば操作部のテンキーより重なり
量の入力の要求があると、ＣＰＵＩ　００は重なり量Ｘ
の入力待ち状態になり、次いでＸが入力されＸが確定す
る。次にＣＰＵＩ　ＯＯは重なりＩＹの入力待ち状態に
なり、次いでＹが入力されＹが確定する。次にＣＰＵ１
００は重なりｌｘを重なり量Ｘのコマンドデータに補正
するため、１６進数補正演算を行う。その後、同様に重
なりｉｌＹについて１６進数補正演算が行われ重なり量
Ｙのコマンドデータになる。その後、重なり量Ｘ。

Ｙのコマンドを１１０１０１を経て第５図（ａ）、　（
ｂ）に相当する回路へとパラレルに出力する。

第６図（Ｃ１はＣＰＵが合成・分離回路へデータを転送
するタイミングを示したタイミングチャートである。第
６図（ａｌの◎ＩＮ　　ＬＧＡＴＥが各光電変換素子か
ら出力される主走査方向のデータを確定させる制御信号
であるのに対して、第６図（Ｃ）の■ＦＧＡＴＥは副走
査方向のデータラインを確定するための制御信号である
。■ＦＧＡＴＥが“Ｈ”のときデータは有効となる。よ
って重なり量Ｘ。

Ｙのコマンドとその制御信号（Ｚｌ、Ｚ２）は■のＦＧ
ＡＴＥが立ち上がる前に出力し、確定しなければならな
い。また■のＦＧＡＴＥが“Ｈ″のとき、重なりＩＸ、
Ｙのコマンドの変更はソフト上で禁止としている。■の
信号は前述した通り、重なりｌｘのコマンドを立上がり
エツジで確定させ、■も同様に重なり量Ｙのコマンドを
確定させる。

以上により、容易且つ簡単な構成で重なり量Ｘ。

Ｙが分離・合成回路へと出力される。

第６図（ａ）、第６（ｂ）図で前述したように、走査同
期信号（ＬＳＹＮＣ）期間中に３個のＣＣＤ７ａ。

７ｂ、７ｃからの画像データは、アナログ処理部から合
成・分離処理回路にパラレルに入力される。

また画像データの有効データ領域は、入力制御信号（Ｉ
Ｎ　　ＬＧＡＴＥ）により確定する。

入力データ７ｂ、７ｃは、合成・分離アップ回路に０番
目から順次４９９９番目まで有効データｉ１５０００画
素入力され、このとき合成・分離アップ回路より出力さ
れる画像データ（出力データ１）は、まず入力データ７
ｂの２５００番目の画素より　（４９９９−重なり量Ｘ
÷２）番目の画素まで出力し、次に入力データ７Ｃの（
重なり量Ｘ÷２）番目の画素より　（Ｘ＋４８３５）番
目の画素まで出力させる。このように出力させる事によ
り、入力データ７ｂ、７ｃは重なり量が補正され、１ラ
インデータとしてまとめられ、さらに有効データ量１４
６７２画素の半分７３３６画素を原稿読取幅の中央部か
ら出力させる事が出来る。出力データ１の制御タイミン
グはＥ、Ｘである。

入力データ７ｂ、７ｃも同様に、合成・分離ダウン回路
にＯ番目から順次４９９９番目まで有効データ１５００
０画素入力され、合成・分離ダウン回路より出力される
画像データ（出力データ２）は、まず入力データ７ａの
（１６４−重なりｆｆ１Ｙ）番目の画素より（４９９９
−重なり量Ｙ÷２）番目の画素まで出力し、次に入力デ
ータ７ｂの（重なりＩＹ÷２）番目の画素より、２４９
９番目の画素まで出力させる。

このように出力させる事により、入力データ７ａ、７ｂ
は重なり量が補正され、■ラインデータとしてまとめら
れ、さらに有効データ１１４６７２画素の半分７３３６
画素を原稿読取幅の中央部から出力させる事が出来る。

出力データ２の制御タイミングはＥ、Ｘ、Ｗである。

ここで、合成・分離アップ回路１０ｂの出力データは主
走査方向となり、入力データの３／２倍の速度で画像デ
ータが出力され、そして合成・分離ダウン回路１０ａの
出力データも主走査方向となり、入力データの３／２倍
の速度で画像データが出力される。

またここで、中央のＣ０Ｄ７ｂの画像データは最大５０
００画素有効とし、左右のＣ０Ｄ７ａ及びＣＣＤ７Ｃの
画像データは最大４８３６画素となる。またＣＣＤ７ｂ
とＣＣＤ７ｃとの重なり量をＸ、ＣＣＤ７ｂとＣＣＤ７
　ａとの重なり量をＹとしたものであり、Ｘ、Ｙの値は
前述したように１６４画素以内とする。

第５図（ａ）、第５図（ｂ）は、第３図の合成・分離ア
ップ回路１０ｂ及び合成・分離ダウン回路１０ａを示す
ブロック図である。図°において、２０はデイツプスイ
ッチまたはフリップフロップ、２１は和を利用し入力の
１／２を出力するロジック（以下１／２分周器とする）
、２２．２３はインバータ、２４，２７．２８は和、２
５，２６，２９゜３２．３５．３６，４１，４２，５９
，６０，６１はデータセレクタ、３０，３１．３７．３
８はアドレスカウンタ、３３，３４，３９．４０はコン
パレータ、４３，４４．４５，４６．５０はフリップフ
ロップ、４８．４９はアンドゲート、４７は遅延素子、
５５．５６，５７．５８はトグルラム・ＲＡＭ　（ラン
ダムアクセスメモリ）、５１゜５２．５３．５４はデー
タラッチ機能を持つ３ステートバッファである。

上記構成の回路の動作について、以下に第６図（ａ）、
第６図（ｂ）のタイムチャートを参照しながら説明する
。

１、合成・分離アップ回路の場合入力データ７ｂと７０は、各々データ、ラッチ機能を持
つ３ステートバッファ５３．５４と５１゜５２でラッチ
され、トグルＲＡＭ５７または５８、トグルＲＡＭ５５
または５６ヘデータを選択出力している。選択信号はフ
リップフロップ４４のＱ出力と百出力（トグルモード）
によって制御されている（第６図（ａ）の制御信号Ｆ、
Ｇ）。ラッチ機能を持つ３ステートバッファ５１．５２
．５３゜５４は選択信号がしてデータを出力するものと
する。

トグルＲＡＭ５５〜５日の書込み読出し制御はＣ３，Ｗ
Ｅ倍信号制御され、Ｃ８はアンドゲート４８．４９　（
第６図（ｂｌｌ、Ｊ）により書込みのタイミングを、Ｃ
８とＷＥで読出しのタイミングを制御している（第６図
（ａ）Ｆ、　Ｇ、　　Ｉ、　　、Ｊ）　、　Ｃ３の制御
信号である第６図（ａｌのＩ、　　Ｊ信号は、ＢのＣＬ
Ｋ　１を遅延素子４７でずらしたものと、フリップフロ
ップ４４のトグルモード信号Ｆ、Ｇのアンドをとったも
のである。

また、フリップフロップ４４のクロックとなるのは、前
述したＬＳＹＮＣ，Ｃ４：ＣＬＫＩＢでラッチしたもの
である。そしてフリップフロップ４４はそのクロックを
１／２分周して、トグルモード信号Ｆ、Ｇを出力してい
る。ラッチ機能を持つ３ステートバッファ５１．５３の
クロックはＣＬＫＩＢであり、入力データはＣＬＫ　１
でラッチされ、フリップフロップ４４のＧ信号を制御信
号とし、Ｌの期間中にトグルＲＡＭ５５．５７にデータ
を出力し、また、ラッチ機能を持つ３ステートバッファ
５２．５４のクロックはＣＬＫ　１であり、入力データ
はＣＬＫｌでラッチされ、フリップフロップ４４のＦ信
号を制御信号とし、Ｌの期間中にトグルＲＡＭ５６．５
８にデータを出力する。

さらにトグルＲＡＭ５５〜５８のアドレスカウンタは、
それぞれアドレスカウンタ３０．３１゜３７．３８と接
続されている。トグルＲＡＭは、一方のＲＡＭが書き込
み動作中であれば他方のＲＡＭは読み出し中となるもの
で、ここでは現在入力されるデータは一方に書き込まれ
、他方のＲＡＭは前段階で入力されたデータを読出して
いる。

データセレクタ５９．６０は、トグルＲＡＭの読出しデ
ータを選択して出力するものとする。この選択信号は、
フリップフロップ４４のＦ信号で制御されている。

データ７ｂの読出し書き込みを行うトグルＲＡＭ５７．
５８のアドレスカウンタ３７．３８は、プリセット可能
なアップカウンタであり、カウントアツプクロツタ、カ
ウント開始、終了の制御信号、初期カウント信号によっ
て制御される。カウンタのクロックはＣＬＫＩＢとＣＬ
Ｋ２Ａとによって制御され、前述したようにＢのクロッ
クはＬＳＹＮＣ期間中に５０００画素を処理可能なりロ
ックで、ＡのクロックはＬＳＹＮＣ期間中に７５００画
素を処理可能なりロックである。

まず、カウンタ３７がＲＡＭ５７の書込みアドレス制御
のとき、カウンタ３７のクロックはデータセレクタ４１
のＲ信号が入力され、これはＢのクロックとなる。その
ときのプリセットの初期カウント値はＯからとなり、こ
れはデータセレクタ３５．３６で固定値３が０となって
いて選択信号ＦによりＯ出力がカウンタのプリセット値
になるからである。カウント開始終了信号はデータセレ
クタ４１の０信号で前述のフロップフリップ４５のＤ信
号（ＩＮ　　ＬＧＡＴＥラッチ信号）となる。

従って、ＲＡＭ５７には入力データ７ｂの５０００画素
のデータがアドレス０〜４９９９まで書き込まれる。

ＲＡＭ５７が書込み動作中、ＲＡＭ５８は読出し中で、
カウンタ３８がＲＡＭ５Ｂの読出しアドレス制御のとき
、カウンタ３８のクロックはデータセレクタ４２のＶ信
号が入力され、これはＡのクロックとなる。そのとき、
プリセットの初期値２５００となり、これはデータセレ
クタ３２で固定値９が２５００となっていて、選択信号
Ｚ４をＬかＨかをジャンパー線もしくはデイツブスイツ
チなどにより切り換え、データセレクタ３６．３５へ出
力させ、さらにデータセレクタ３６の選択信号Ｇ信号（
Ｆ信号の反転）により２５００出力がカウンタのプリセ
ット値になるからである。カウント開始終了信号はデー
タセレクタ４２のＳ信号であり、これはＬＳＹＮＣ期間
中に７５００画素のデータの出力存効領域を確定する。

出力制御信号（ＯＵＴ　　ＬＧＡＴＥ）を前述のＡでラ
ッチした信号Ｅである。このとき、（４９９９−Ｘ／２
）カウント目でコンパレータ４０からの４８号がデータ
セレクタ４１のＱ信号となり、フリップフロップ５０は
信号Ｘを出力しカウントを終了する。

ＲＡＭ５７．５８の動作は上記の動作を繰り返している
。

ここで（４９９９−Ｘ／２）は、ＣＰ　Ｕから転送され
フリップフロップ２０でラッチされた重なりｉＸを１／
２分周器２１でＸ／２とし、さらにインバータ２２で−
Ｘ／２となり、さら４こ和２７で固定値６＝４９９９と
の和、即ち（４９９９−Ｘ／２）がコンパレータ４０，
３９の比較値に入力されている訳である。

カウンタ３７が読出し動作のときはコンパレータ３９か
らの信号がデータセレクタ４１の出力Ｑの信号となり、
フリップフロップ５０は信号Ｘを出力し、カウントを終
了する。

また、読出し時２５００からアドレスを開始するのは、
中央のＣＣＤ７ｂのデータを中央分割させているからで
ある。

入力データ７Ｃの読出し書込みを行うＲＡＭ５５．５６
のアドレスカウンタ３０．３１はプリセット可能なアッ
プカウンタであり、カウントアツプクロック、カウント
開始終了の制御信号、初期カウント信号によって制御さ
れる。カウントのクロックは、ＣＬＫ　Ｉ　ＢとＣ’Ｌ
Ｋ２のＡとによって制御されている。

まず、カウンタ３０がＲＡＭ５５の書込みアドレス制御
のとき、カウンタ３０のクロックはデータセレクタ４１
のＲ信号が入力され、これがＢのクロックとなる。その
ときのプリセットの初期カウンタ値は０からとなる。こ
れはデータセレクタ２５．２６の固定値１はＯとなって
いて、選択信号Ｆにより０出力がカウンタのプリセット
値となるからである。またデータセレクタ２５．２６の
もう一方の入力値はフリップフロップ２０より入力され
た重なり量Ｘを、１／２分周器２１でＸ／２となったも
のである。

カウント開始終了信号はデーダセレクタ４１０Ｐ信号で
あり、前述のフリップフロップ４５のＤ信号（ＩＮ　　
ＬＧＡＴＥラッチ信号）となる。従って、ＲＡＭ５５に
はデータ７Ｃの５０００画素のデータがアドレスＯ〜４
９９９まで書き込まれる。

ＲＡＭ５５が書込み動作中、ＲＡＭ５６は読出し中で、
カウンタ３１がＲＡＭ５６の読出しアドレス制御のとき
、カウンタ３１のクロックはデータセレクタ４２の■信
号が入力され、これはＣＬＫ２のＡがクロックとなる。

そのときプリセットの初期値は前述のデータセレクタ２
６で選択された値となっていて（固定値１はＯ）、選択
信号Ｇ（＝Ｆ）によりＸ／２の出力がカウンタのプリセ
ット値になる。カウント開始終了信号はデータセレクタ
４２のＴ信号であり、前述のフリップフロップ５０のＸ
信号より、カウント値が（Ｘ＋４８３５）になったとき
、コンパレータ３４のＬ信号がデータセレクタ４２を介
して、フリップフロップ５０へと出力され、フリップフ
ロップ５０のＸ信号により終了となる。ここで（Ｘ＋４
８３５）とは和２４でフリップフロップ２０より入力さ
れた重なり量Ｘと固定値５＝４８３５との和、即ち、（
Ｘ＋４８３５）をとりデータセレクタ２９へ出力される
。データセレクタ２９は固定・値８が２４９９と設定さ
れており、ジャンパー線もしくはデイツプスイッチ等の
切り換え手段にて、選択信号Ｚ３を切り換え（Ｘ＋４８
３５）がデータセレクタ２９よりコンパレータ３３．３
４に出力されるようにしている。フリップフロップ５０
の出力Ｘ信号を、ジャンパー線もしくはデイツブスイッ
チ等の切り換え手段にて、データセレクタ６１の選択信
号入力に接続されている。データセレクタ６１により出
力データが制御される訳である。ＲＡＭ２Ｓ、５６の動
作は上記の動作を繰り返している。

２、合成・分離ダウン回路の場合合成・分離ダウン回路では、フリップフロップ２０より
入力された重なり量をＹとする。また入力データ７ｂ、
？ａは第５図（ｂ）に示すカッコ内のように、入力デー
タ７ｂはラッチ機能を持つ３ステートバッファ５１．５
２へ、入力データ７ａはラッチ機能を持つ３ステートバ
ッファ５３．５４へと出力される。

データ７Ｃの場合において、ＲＡＭ５７が書込み動作中
、ＲＡＭ５８は読出し中で、カウンタ３８がＲＡＭ５８
の読出しアドレス制御卸のとき、カウンタ３８のクロッ
クはデータセレクタ４２の■信号が入力され、これがＡ
のクロックとなる。そのときプリセットの初期値は（１
６４−Ｙ）となり、これはフリップフロップ２０より入
力された重なり量Ｙをインバータ２３で−Ｙとし、和２
８に出力している。和２８の固定値７は１６４となって
いる（１６４−Ｙ）が和２８よりデータセレクタ３２に
出力されている。合成・分離アップ回路では選択信号Ｚ
４をジャンパー線等で切り換え、２５００出力としたが
、合成・分離ダウン回路では前述のもう一方の入力（１
６４−Ｙ）が出力されるよう、選択信号Ｚ４をジャンパ
ー線等により切り換えるようにする（Ｌ、Ｈ切り替え）
。よって（１６４−Ｙ）がカウンタのプリセット値とな
る。

カウント開始終了信号は、データセレクタ４２のＳ信号
であり、前述のフリップフロップ４６のＥ信号（ＯＵＴ
　　ＬＧＡＴＥのクロックＡラッチ信号）である。この
とき（４９９９−Ｙ／２）カウント目でコンパレータ４
０からの信号がデータセレクタ４１のＱ信号となり、フ
リップフロップ５０は信号Ｘを出力する。ＲＡＭ５７．
５８の動作は上記動作を繰り返している。ここで（４９
９９−Ｙ／２）は、フリップフロップ２０より入力され
たＹを１／２分周器２１とインバータ２２と和２，７（
固定値６＝４９９９）から（４９９９−Ｙ／２）を得て
いる。これがコンパレータ４０゜３９の比較値に入力さ
れている訳である。カウンタ３７が読出し動作のときは
、コンパレータ３９からの信号がデータセレクタ４１の
出力Ｑ信号となり、フリップフロップ５０は信号Ｘを出
力する。

データ７ｂの場合において、同様にＲＡＭ５５が書込み
動作中、ＲＡＭ５６は読出し中であり、カウンタ３１が
ＲＡＭ５６の読出しアドレス制御のとき、カウンタ３１
のクロックはデータセレクタ４２のＶ信号が入力され、
これはＡのクロックとなる。そのときプリセットの初期
値はＹ／２となり、これはフリップフロップ２０より入
力されたＹを１／２分周器２１でＹ／２としたものがデ
ータセレクタ２６に入力されており、選択信号Ｇにより
Ｙ／２が選択出力され、カウンタのプリセット値になる
からである。カウント開始終了信号はデータセレクタ４
２のＴ信号であり、カウント値が２４９９になったとき
、コンパレータ３４からの信号がデータセレクタ４２の
出力Ｕ信号となり、フリップフロップ５０は信号Ｘを出
力し、カウントを終了する。ＲＡＭ５５．５６の動作は
上記の動作を繰り返している。

出力データはフリップフロップ５０のＷ信号がデータセ
レクタ６１の選択信号となるよう、ジャンパー線等で接
続されている。出力データは出力データ２のタイミング
で出力されている。

以上により、本発明では合成・分離アップ回路の読出し
データは、入力データ７ｂでは２５００画素から（４９
９９−Ｘ／２）画素まで、入力データ７ＣではＸ／２画
素から（４８３５＋Ｘ）画素までとなる。合成・分離ダ
ウン回路の読出しデータは、入力データ７ｂではＹ／２
画素から２４９９画素まで、入力データ７ａでは（１６
４−Ｙ）画素から（４９９９−Ｙ／２）画素までとなる
。

よって各データ７ａ、７ｂ、７ｃとも読出し開始位置を
重なり量Ｘ、　Ｙの半分からとしていることにより、光
電変換素子に原稿の画像を結像させるレンズ（例えば第
４図６ａ、６ｂ、６ｃ）の端部の解像力の低下した画像
データ及び入射光量の低減された画像データを有効デー
タとしないことにより、各ＣＣＤ間の継目部の画像とし
ての違和感も同時に除去される。

また、ハード上で（１６４−Ｙ）としているため、重な
り量が１６４以上０以下となると、合成・分離回路の読
出しデータがエラーを生じる。したがって本発明を利用
することにより、適正な重なり量の入力が容易に且つ確
実にしかも簡単な回路構成で実現出来る。

〔効果〕

以上本発明によれば、光電変換素子間の重なり量の半分
の位置でつなぐことにより、つなぎ目の画像が違和感な
く再現され、また重なり量の入力を操作部等のキー入力
部により行うことにより、サービス性、操作性を向上し
且つ合成・分離回路の回路構成を簡略化できる。さらに
、可変入力された重なり量が所定値以下または以上のと
きその入力を有効とせず、警告表示することにより適正
な値が入力されることを促し且つ誤入力を防止すること
により確実な重なり量補正が安価な構成で行われること
が出来るという効果を奏する画像読取り装置を提供する
ことが出来る。

【図面の簡単な説明】

第１図は本発明を使用する画像読取り装置の一実施例を
説明する概略構成図、第２図は３個のＣＣＤの読取り幅
を示す図、第３図は原稿像の処理回路を示すブロック図
、第４図は第２図と同様の読取り幅を示す図、第５図（
ａｌ、　（ｂｌは合成・分離アップ、ダウン回路を示す
ブロック図、同図（Ｃ）は重なり量を入力し、同図（ａ
）および（ｂ）の合成・分離回路に重なりｔｘ、ｙのコ
マンドを出力する適正な値の入力を促す回路のブロック
図、第６図（ａ）、　ｆｂ）はその各部のタイムチャー
ト、同図（Ｃ１は重なり量Ｘ、ＹのコマンドをＣＰＵが
転送するタイミングチャート、第７図は重なり量を入力
し演算補正し、第５図（ａｌ、　（ｂ）の合成・分離回
路に重なり量Ｘ、　Ｙのコマンドを出力する回路の具体
例を示すブロック図、第８図は重なり量Ｘ、　Ｙのコマ
ンドが操作部のキーより入力されて、第５図（８１，（
ｂｌの合成・分離回路へ出力されるまでを示すフローチ
ャート、第９図は重なり量Ｘ、Ｙが操作部のキーより入
力されて、第５図（ａ）、　（ｂ）の合成・分離回路へ
出力され、また入力が適正であるかの判断を行い適正化
を促し、画像を実際に読み取るまでの概略を示すフロー
チャートである。７ａ、７ｂ、７ｃ・・・光電変換素子、ＯＲ・・・重な
り量、ｌＯ・・・合成・分離アップ、ダウン回路、１０
８・・・警告表示部。第１図第２図寓図箪図第５図（Ｃ）

Claims

【特許請求の範囲】

（１）複数個の光電変換素子を用いた画像読取り装置に
おいて、各光電変換素子から出力される画像情報の重な
り量と前記画像情報を記憶する記憶手段、前記記憶手段
の読出し・書込みを制御する読出し・書込み手段を備え
、前記読出し・書込み手段により、記憶手段より読出さ
れる画情報の読出し位置を、重なり量の半分から読出す
事を特徴とした画像読取り装置。
（２）複数個の光電変換素子を用いた画像読取り装置に
おいて、原稿の画像情報を読み取り且つ各光電変換素子
から出力される画像情報を重ならせて読み取るようにな
され、前記光電変換素子から出力される画像情報を記憶
する記憶手段と、該記憶手段の読出し、書込みを制御す
る読出し・書込み制御手段と、画像読取り装置の動作を
制御する操作パネルとを備え、前記記憶手段から読み出
される画像情報の読出し位置を重なり量の半分の位置と
する画像読取り装置において、前記光電変換素子から出
力された画像情報の重なり量を前記操作パネルによつて
制御出来るようにしたことを特徴とする画像読取り装置
。
（３）複数個の光電変換素子を用いた画像読取り装置に
おいて、原稿の画像情報を読み取り且つ各光電変換素子
から出力される画像情報を重ならせて読み取るようにな
され、前記光電変換素子から出力される画像情報を記憶
する記憶手段と、該記憶手段の読出し、書込みを制御す
る読出し・書込み制御手段と、画像読取り装置の動作を
制御する操作パネルとを備え、前記記憶手段から読み出
される画像情報の読出し位置を重なり量の半分の位置と
する画像読取り装置において、前記光電変換素子から出
力された画像情報の重なり量を前記操作パネルにより可
変入力でき、この可変入力された重なり量が所定の値以
下または以上であつたとき、その入力を無効とするよう
に制御することを特徴とする画像読取り装置。
（４）前記可変入力された重なり量が所定の値からずれ
るとき警告表示を行う手段を備えたことを特徴とする請
求項（３）記載の画像読取り装置。
（５）前記可変入力された重なり量の所定の値が、各光
電変換素子の最大読取り可能領域を、読取り密度と最大
読取り可能原稿領域を基に定められた有効読取り領域を
減算した画素数および使用した光電変換素子の個数で除
算したものであることを特徴とする請求項（３）記載の
画像読取り装置。