JPH04148292A - 画像入力回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、画像を走査して入力し、左右に９０”回転さ
せた帳票等を正立像として記憶する機能を有する画像入
力回路に関するものである６〔従来の技術〕 従来、この種の画像入力回路は、走査する帳票の画素情
報を光電変換部からの出力順に、ページバッファメモリ
に記憶していた。したがって帳票を回転させて走査する
と、ページバッファメモリに記憶される画素情報も回転
した形となっている。

このため正立像を必要とする場合は、走査終了後にペー
ジバッファメモリより画素情報を読み出し画像を回転さ
せる処理を行っていた。

〔発明が解決しようとする課題〕

上述した従来の画像入力回路では、左右に回転した帳票
等を走査して入力し、しかも正立像を必要とする場合は
、走査終了後に画像を回転させるため、回転処理時間が
必ず必要であるという欠点がある。

したがって本発明は、上記欠点を解決するために走査と
同時に入力画像を回転させ、走査終了時に正立像として
ページバッファメモリに記憶し、走査終了後の回転処理
時間を無くし、処理速度の向上を目的とした画像入力回
路を提供するものである。

〔課題を解決するための手段〕

本発明の画像入力回路は、光電変換部より出力された画
素情報を一旦記憶するラインバッファメモリと、このラ
インバッファメモリから画素情報を読み出して記憶する
ページバッファメモリと、前記ラインバッファメモリか
ら読み出した画素情報を９０°左または右に回転させた
状態で前記ページバッファメモリに記憶させる制御部と
を有している。

本発明の画像入力回路は、対象物に画素数がｍからなる
主走査および副走査からなる走査を行って画素情報を得
る光電変換部と、この光電変換部の主走査によるｍ画素
の情報をＸアドレス方向に原点側から順次に記憶し前記
光電変換部の副走査に従ってＸアドレスを順次に増加し
て前記光電変換部より出力される画像情報を記憶するＸ
アドレスの数がｎであるラインバッファメモリと、この
ラインバッファメモリから画素情報を読み出して記憶す
るページバッファメモリと、前記ラインバッファメモリ
から読み出した画素情報を９０゜左に回転させた状態で
前記ページバッファメモリに記憶させる時は前記ランイ
ンバッファメモリのＸアドレスの原点側から最大値側へ
ｎ画素の情報を読み出し前記ページバッファメモリの１
アドレスに記憶することを前記ラインバッファメモリの
Ｘアドレスをｍアドレス分だけ最大値側から原点側へ順
次に減少すると同時に前記ページバッファメモリのＸア
ドレスを順次に増大し、前記ラインバッファメモリに記
憶した全画素情報を読み比しテ前記ページバッファメモ
リに記憶させた時に前記ページバッファメモリのＸアド
レスを順次に増加する動作をくり返えさせ、前記ライン
バッファメモリから読み出した画素情報を９０°右に回
転させた状態で前記ページバッファメモリに記憶させる
時は前記ラインバッファメモリのＸアドレスの最大値側
から原点側へｎ画素の情報を読み出し前記ページバッフ
ァメモリの１アドレスに記憶することを前記ラインバッ
ファメモリのＸアドレスをｍアドレス分だけ原点側から
最大値側へ順次に増大すると同時に前記ページバッファ
メモリのＸアドレスを順次に増大し前記ラインバッファ
メモリに記憶した全画素情報を読み出して前記ページバ
ッファメモリに記憶させた時に前記ページバッファメモ
リのＸアドレスを順次に減少する動作をくり返えさせる
制御部とを有している。

〔実施例〕

次に、本発明について図面を参照して説明する。

第１図は本発明の一実施例を示すブロック図である。

光電変換部１から出力される二値化された画素情報は、
−旦ラインバッファメモリ部２に記憶され、その後読み
出されページバッファメモリ部４へ送られる。ラインバ
ッファメモリ部２の制御はラインバッファメモリ制御部
３で行う。ページバッファメモリ部４の制御はページバ
ッファメモリ制御部５で行う。

制御部３，５でラインバッファメモリ部２の読み出しア
ドレスと、読み出した画素情報を記憶するページバッフ
ァメモリ部４の書き込みアドレスとを制御することによ
り、光電変換部ｌから圧力される画素情報を走査と同時
に回転させ、正立像トシてページバッファメモリ部４に
記憶するものである。

第４図（ａ）〜（ｃ）に本実施例による画像の回転を示
す。

第４図（ａ）〜（ｃ）それぞれの上側は光電変換部１に
よる走査方向と走査対象の画像を示し、下側はページバ
ッファメモリ部４に記憶される画像を示す。第４図（ａ
）は光電変換部１の走査対象画像が正立している場合で
、通常の方法によりページバッファメモリ部４に記憶さ
れる。第４図（ｂ）および（ｃ）は光電変換部１の走査
対象が時計方向に９０°回転した場合および反時計方向
に９０°回転した場合で、以下に詳述する手段によりペ
ージバッファメモリ部４には正立像として記憶される。

まず第５図（ａ）で示すように時計方向に９０゜回転さ
せた帳票を光電変換部１で走査する場合について説明す
る。この時に光電変換部ｌから出力される画素情報を第
５図（ｂ）で示すように原点からＸ方向に順にラインバ
ッファメモリ部２に一旦記憶する。Ｘの最大値を主走査
の最大画素数とするとＹは副走査本数となる。ここでラ
インバッファメモリ部２に記憶する副走査本数をｎとす
る。

また、ｎはページバッファメモリ部４の１アドレス空間
に記憶する画素数にも対応する。

第５図（Ｃ）は、ラインバッファメモリ部２に一旦記憶
した画素情報の読み出し方向を示すものであり、図で示
すようにＸ最大値、Ｘ最小値の画素情報から順にＸ最大
値、Ｘ最大値までｎ画素分読み出す６ｎ画素分読み出さ
れると第５図（ｄ）で示すようにページバッファメモリ
部４の原点の１アドレス分に記憶する。次に、ラインバ
ッフメモリ部２のＸ最大値−１，Ｘ最小値の画素情報か
ら順にＸ最大値−１，Ｘ最大値までｎ画素分読み出し、
ページバッファメモリ部４では原点からＸ方向に１アド
レス移動させて記憶する。ここでページバッファメモリ
部４のＹの最大値を主走査の最大画素数とすると、上記
動作をくり返すことによりページバッファメモリ部４に
正立像として記憶することができる。

次に、反時計方向に９０°回転させた帳票の光電変換部
１による走査を第６図（ａ）に示す。時計方向に９０°
回転させた場合と同様にラインバッファメモリ部２に第
６図（ｂ）の通り、−旦記憶する。ラインバッファメモ
リ部２からの画素情報の読み出しは、第６図（Ｃ）で示
すようにＸ最小値。

Ｘ最大値から順にＸ最小値、Ｘ最小値までｎ画素分読み
出し、第６図（ｄ）で示すようにページバッファメモリ
部４のＸ最大値でＸ最小値の１アドレス分に記憶する。

次にラインバッファメモリ部２のＸ最小値＋１．Ｘ最大
値からＸ最小値＋１．Ｙ最小値までｎ画素分読み出し、
ページバッファメモリ部４ではＸ方向に１アドレス移動
させＸ最大値、Ｙ最小値＋１に記憶する。上記動作をく
り返すことによりページバッファメモリ部４に正立像と
して記憶することができる。

また、ラインバッファメモリ部２はダブルバッファ構成
とし、一方が書込み動作中はもう一方が読み出し動作を
行い、書込み動作が終了する毎にそれぞれのラインバッ
ファの動作を切り換える。

これにより光電変換部ｌからの出力を停止させることな
く１画素情報の出力に同期して回転させページバッファ
メモリ部４に記憶できる。

ラインバッファメモリ部２とラインバッファメモリ制御
部５について第２図を用いて詳しく述べる。

ラインバッファメモリ部２はラインバッファメモリＡ２
−１とラインバッファメモリＢ２−２により構成され、
それぞｈ書込み中と読み圧し動作とを交互にくり返えす
。またラインバッファＡ２−１が書込み動作中はライン
バッファＢ　２−２　ハ読み出し動作を行う。この動作
の切り換えは、ラインバッファ切換回路３−６により行
う。ラインバッファ切換回路３−６は主走査本数をカウ
ントし、ｎ走査本数ごとに各ラインバッファメモリの動
作を切り換えるために、アドレスセレクタＡ３−５とア
ドレスセレクタＢ５−４とにアドレス切’）換え８号、
Ｒ／Ｗ、ライトタイミング等のメモリ制御信号を出力す
る。

アドレスセレクタＡ３−５は、ラインバッファメモ’）
Ａ２−１へ出力する慨込みアドレスと読み出しアドレス
とをラインバッファ切換回路３−６からの切り換え信号
により切り換える。同様にアドレスセレクタＢ５−４は
、ラインバッファメモリ２−２へ出力するアドレスを切
り換える。両ラインバッファメモリＡ２−１．Ｂ２−２
の書込みアドレスは、ライトアドレスカウンタ３−１で
成牛ずる。二〇カウンタは前述した概念に基づく書込み
アドレスを成牛ずるもので、第５図（ｂ）で示すように
ラインバッファメモリのＸを主走査方向の画素数とする
とＹは、主走査本数となる。これによりラインバッファ
メモリＡ２−１．ラインバッファメモリＢ２−２の書込
みアドレスは、Ｘ方向のカウンタとＸ方向のカウンタに
より表わされる。

よってライト７Ｆレスカウンタ３−１は、光電変換部ｌ
より出力される画素情報ごとにカウントアツプするＸ方
向カウンタと、副走査本数ごとにカウントアツプするＸ
方向カウンタにより構成される。

次にラインバッファメモリＡ２−１．ラインバッファメ
モリＢ２−２の読み出しアドレスについて述べる。

ラインバッファメモリの読み出しアドレスは、プリセッ
ト回路３−３とリードアドレスカウンタ３−２により成
牛ずる。第５図（ｃ）で示す時計方向に９０°回転した
場合の読み出しアドレスは、Ｘ方向カウンタとＸ方向カ
ウンタによって成牛する。Ｘ方向カウンタは、プリセッ
ト回路３−３により主走査方向の画素数−１がプリセッ
トされ、その後ｎ画素毎にカウントダウンする。一方、
Ｘ方向カウンタは、光電変換部１より出力される画素情
報に同期してカウントアツプする。このカウンタは０か
らｎ−１までのカウントアツプ動作をくり返えす。これ
により前記の概念で示す読み出しアドレスを成牛ずる。

一方、第６図（ｃ）で示す反時計方向に９０’回転した
場合の読み出しアドレスは、時計方向に９０”回転させ
た場合と同様に、Ｘ方向カウンタとＸ方向カウンタによ
り成牛する。Ｘ方向カウンタは０がらｎ画素ごとにカウ
ントアツプし、Ｘ方向カウンタは、プリセット回路３−
３によりｎ−１の値がセットされ、画素情報の出力タイ
ミングに同期してｎ−１から０までのカウントダウン動
作をくり返えす。これにより読み出しアドレスを成牛ず
る。

したがって、リードアドレスカウンタ３−２はＸ方向の
７ツプダウンカウンタとＸ方向の７ツプダウンカウンタ
により構成される。説明を第１図にもどす。

ラインバッファメモリ部２に一旦記憶された画素情報は
、上述のラインバッファメモリ制御部３て成牛される読
み出しアドレスに基づいて読み出すレページバッファメ
モリ部４に第５図（ｄ）および第６図（ｄ）で示すよう
に正立像として記憶される。このページバッファメモリ
部４は、ページバッファメモリ制御部５にて制御される
。

ページバッファメモリ制御部５について第３図を用いて
説明する。ページバッファメモリ部４のアドレスはライ
ンバッファメモリ部２のアドレスと同様にＸ方向のカウ
ンタとＸ方向のカウンタとで表わし、Ｘ方向を主走査方
向、Ｘ方向を副走査方向とすると、Ｙの最大値は主走査
方向の画素数でありＸの最大値は式１となる。

第５図（ｄ）で示す時計方向に９０°回転した場合の書
込みアドレスは、プリセット回路５−４とライトアドレ
スカウンタ５−３とにより成牛ずる。

ライトアドレスカウンタ５−３はＸ方向カウンタとＸ方
向カウンタにより構成され、ラインバッファメモリ部２
から出力されるｎ画素ごとにＸ方向カウンタをＯからカ
ウントアツプする。またＸ方向カウンタはＸ方向カウン
タのキャリー発生ごとに０からカウントアツプする。こ
のようにしてアドレスカウンタ５−３で成牛された第５
図（ｄ）で示す書込みアドレスは、第３図に示すアドレ
スセレクタ５−１を通りページバッファメモリ部４に送
られる。

同様にして第６図（ｄ）で示す反時計方向に９０°回転
した場合の書込みアドレスは、プリセット回路５−４に
より式ｌで示すＸの最大値−１をライトアドレスカウン
タ５−３のＸ方向カウンタにセットし、その後、ライン
バッファメモリ部２から出力されるｎ画素ごとにＸ方向
カウンタを０からカウントアツプする。またＸ方向カウ
ンタはＸ方向カウンタのキャリー発生ごとにセット値か
らカウントダウンする。このようにして第６図（ｄ）で
示す書込みアドレスを成牛ずる。

リードアドレスカウンタ５−２は、ページバッファメモ
リ部４のリードアドレスを成牛ずるカウンタであるか、
通常のメモリーを制御するアドレスカウンタとなんら変
りがないので説明は省略する。

〔発明の効果〕

以上説明したように本発明は、帳票の走査と同時に画像
を回転させることにより、走査終了時点でベージバッフ
ァメモリ部上に正立像として記憶できる。したがって走
査終了後の画像回転処理が不要となることから、回転し
た帳票を走査し且つ画像を処理する装置のするープット
を向上させるととがてきる。

【図面の簡単な説明】

第１図は本発明の一実施例を示すフロック図、第２図は
第１図のラインバッファメモリ制御部３のブロック図、
第３図は第１図のページバッファメモリ制御部５のブロ
ック図、第４図は本実施例による画像の回転を示す図、
第５図（ａ）〜（ｄ）は時計方向に９０°回転させた帳
票の本実施例による画像入力を説明する図で、それぞれ
光電変換部ｌで走査する帳票を示す図、ラインバッファ
メモリ部２の記憶を示す図、ラインバッファメモリ部２
からの読み出しを示す図およびページバッファメモリ部
４の記憶を示す図であり、第６図（ａ）〜（ｄ）は反時
計方向に９０°回転させた帳票の本実施例による画像入
力を説明する図で、それぞれ光電変換部１で走査する帳
票を示す図、ラインバッファメモリ部２の記憶を示す図
、ラインバッファメモリ部２からの読み出しを示す図お
よびページバッファメモリ部４の記憶を示す図である。 図において、■は光電変換部、２はラインバッファメモ
リ部、３はラインバッファメモリ制御部、４はページバ
ッファメモリ部、５１２ペ一ジバツフアメモリ制御部、
２−１．２−２はラインバッファメモリ、３−１はライ
トアドレスカウンタ、３−２はリードアドレスカウンタ
、３−３はリードアドレスカウンタ３−２をプリセット
するためのプリセット回路、３−４．３−５はアドレス
セレクタ、３−６はラインバッファ切換回路、５−１は
アドレスセレクタ、５−２はリードアドレスカウンタ、
５−３はライトアドレスカウンタ、５−４はライトアド
レスカウンタ５−３用のプリセット回路である。 代理人　弁理士　　内　原　　　晋 稟 図 第 回 羊 図 土−Ｌ蚤坊θ （α） ）を五方向 ひ （ｂ） （ｄｒ 井 回 （（Ｌ） 帯 回

Claims (1)

1. 【特許請求の範囲】 １、光電変換部より出力された画素情報を一旦記憶する
   ラインバッファメモリと、このラインバッファメモリか
   ら画素情報を読み出して記憶するページバッファメモリ
   と、前記ラインバッファメモリから読み出した画素情報
   を９０゜左または右に回転させた状態で前記ページバッ
   ファメモリに記憶させる制御部とを含むことを特徴とす
   る画像入力回路。 ２、対象物に画素数がｍからなる主走査および副走査か
   らなる走査を行って画素情報を得る光電変換部と、この
   光電変換部の主走査によるｍ画素の情報をＸアドレス方
   向に原点側から順次に記憶し前記光電変換部の副走査に
   従ってＹアドレスを順次に増加して前記光電変換部より
   出力される画像情報を記憶するＹアドレスの数がｎであ
   るラインバッファメモリと、このラインバッファメモリ
   から画素情報を読み出して記憶するページバッファメモ
   リと、前記ラインバッファメモリから読み出した画素情
   報を９０゜左に回転させた状態で前記ページバッファメ
   モリに記憶させる時は前記ランインバッファメモリのＹ
   アドレスの原点側から最大値側へｎ画素の情報を読み出
   し前記ページバッファメモリの１アドレスに記憶するこ
   とを前記ラインバッファメモリのＸアドレスをｍアドレ
   ス分だけ最大値側から原点側へ順次に減少すると同時に
   前記ページバッファメモリのＹアドレスを順次に増大し
   、前記ラインバッファメモリに記憶した全画素情報を読
   み出して前記ページバッファメモリに記憶させた時に前
   記ページバッファメモリのＸアドレスを順次に増加する
   動作をくり返えさせ、前記ラインバッファメモリから読
   み出した画素情報を９０゜右に回転させた状態で前記ペ
   ージバッファメモリに記憶させる時は前記ラインバッフ
   ァメモリのＹアドレスの最大値側から原点側へｎ画素の
   情報を読み出し前記ページバッファメモリの１アドレス
   に記憶することを前記ラインバッファメモリのＸアドレ
   スをｍアドレス分だけ原点側から最大値側へ順次に増大
   すると同時に前記ページバッファメモリのＹアドレスを
   順次に増大し前記ラインバッファメモリに記憶した全画
   素情報を読み出して前記ページバッファメモリに記憶さ
   せた時に前記ページバッファメモリのＸアドレスを順次
   に減少する動作をくり返えさせる制御部とを含むことを
   特徴とする画像入力回路。 ３、ラインバッファメモリは第１および第２のランイン
   バッファメモリからなり、前記第１のラインバッファメ
   モリが光電変換部からの画素情報を書き込んでいる時に
   前記第２のラインバッファメモリから画素情報を読み出
   して前記ページバッファメモリに書き込み、前記第２の
   ラインバッファメモリが前記光電変換部からの画素情報
   を書き込んでいる時に前記第１のラインバッファメモリ
   から画素情報を読み出して前記ページバッファメモリに
   書き込む請求項１または２記載の画像入力回路。