JPH0229140A - 受信データ復調方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［発明の目的］ （産業上の利用分野） 本発明は、例えば移動通信や衛星通信等の無線通信回路
におけるディジタル通信に使用し、ディジタル周波数変
調されたデータを受信検波し復調する受信データ復調方
式に関する。

（従来の技術） 無線通信回線におけるディジタル通信においては、ＧＭ
ＳＫ等の狭帯域ディジタルＦＭ変調方式が従来使用され
ているが、この変調方式では、フィルタにより帯域制限
により復調後の周波数検波波形、すなわちアイパターン
は、例えば第５図に示すようにかなり閉じたものとなり
、アイアパーチャの劣化が見られる。このなめ、従来の
零レベル判定法では誤り率の劣化が大きくなる。

この対策として、送信データ系列に依存した符号量干渉
を利用した判定法が使用されており、その代表的なもの
として、例えば第６図に示す２ビット積分４値判定法が
提案されている。この２ビット積分４値判定法は、同図
に示すように、入力端子６０から順次入力されてくる判
定しようとする対象ビットを積分器６１で順次積分する
とともに、該積分信号を遅延回路６３で１ビツト遅延さ
せ、この遅延した１ビツト分の積分値５（−１）と遅延
回路６３の手前の遅延していない積分値５（０）とを加
算器６５で加算して、２ビツトの積分値、すなわち図で
は１ビツト毎の積分値の和５（−１）＋５（０）を算出
している。また、一方、過去２ビツトの判定データＤ　
（−１）　、　Ｄ　（−２）の値をもとに４つの判定レ
ベルの選択した判定レベルを前記積分値の和ｓ　（−１
）＋Ｓ　（−２）から減算器６７で減算し、この減算し
た値が正の値の場合には、「１」と判定し、負の値の場
合には、「０」と判定している。なお、このように判定
されたデータＤ（０）は１ビツト遅延回路７１．７３を
介して出力端子７５から出力されるとともに、遅延回路
７１．７３でそれぞれ遅延した判定データＤ　（−１）
　、　Ｄ　（−２）は過去２ビット分の判定データとし
てレベルセレクタ６９に供給され、このレベルセレクタ
６９において過去２ビツトＤ（−１）、Ｄ　（−２＞に
対する判定レベルが選択され、前記減算器６７に供給さ
れるようになっている。

上述した２ビット積分を更に第７図を参照して説明する
と、２ビット積分では、過去の２ビツトを１１．Ｏｆ、
１０．００の組合せから第７図（ａ　＞、　　（ｂ　）
、　　（ｃ　）、　　（ｄ　）に示すように４つの組に
分類することができ、この４つの組に分類される過去２
ビツトに対して、次に判定しようとする現在の対象ビッ
トの１ビツトの１．０および次の１ビツトの１．０を加
えて、図示のように１６本のパスが形成される。同図に
示す４ビツトの組合せにおいて、左側の２ビツトは過去
の２ビツトであり、次の１ビツトは判定しようとする現
在の対象ビットであり、最後の右側の１ビツトは次の１
ビツトである。同図から明らかなように、判定しようと
する対象ビットの値により積分値は大きく異なっている
ので、４組に分類されたそれぞれの場合毎に判定レベル
ＬＶＩ、ＬＶ２．ＬＶ３、ＬＶ４を設定し、この各判定
レベルによりデータの判定を行うことにより上述した従
来の零レベル判定法と比較して、アイアパーチャは等測
的に大きくなり、誤り率特性の劣化を低減することがで
きる。

（発明が解決しようとする課題） 上述した従来の２ビット積分４値判定法では、過去２ビ
ツトの値をもとにデータの判定レベルを選択しているの
で、過去のデータが誤っていた場合、この誤りが次の各
データに順次波及していくという誤り波及が生ずるとと
もに、また符号量干渉についても、過去のデータによる
ものしか考慮していないため、未来のデータからの符号
量干渉の影響はそのまま残っているという問題がある。

本発明は、上記に鑑みてなされたもので、その目的とす
るところは、誤りの波及効果および未来のデータによる
符号量干渉による誤り率の劣化を低減することができる
受信データ復調方式を提供することにある。

［発明の構成］ （課題を解決するための手段） 本発明の受信データ復調方式は、ディジタル周波数変調
されたデータを受信検波し復調する受信データ復調方式
であって、受信検波した出力データを順次所定ビットず
つ積分する積分手段と、判定しようとする対象ビットか
ら入力順で所定ビットまでの各ビットに対する過去基準
型判定データの各々を算出するように当該各ビットに対
応してそれぞれ設けられ、当該各ビットを含んだ直前の
所定ビットの積分値と当該各ビットの直前の所定ビット
の判定レベルとに基づいて当該各ビットに対応する各過
去基準型判定データを算出するとともに、前記対象ビッ
トから入力順で所定ビットのデータから前記入力順と逆
の順序で前記対象ビットまでの各ビットに対する未来基
準型判定データの各々を算出するように当該各ビットに
対応してそれぞれ設けられ、当該各ビットを含んだ直後
の所定ビットの積分値と当該各ビットの直後の所定ビッ
トの判定レベルとに基づいて当該各ビットに対応する各
未来基準型判定データを算出する複数の判定データ算出
手段と、前記複数の判定データ算出手段でそれぞれ算出
した各過去基準型判定データおよび各未来基準型判定デ
ータのそれぞれ対応する両判定データに基づいて前記対
象ビットのデータを判定する判定手段とを有することを
要旨とする。

（作用） 本発明の受信データ復調方式では、判定しようとする対
象ビットから入力順に所定ビットまでの各ビットに対す
る各過去基準型判定データを当該各ビットを含んだ直前
の所定ビットの積分値と判定レベルとから算出するとと
もに、対象ビットから入力順で所定ビットのデータから
前記入力順と逆の順序で対象ビットまでの各ビットに対
する各未来基準型判定データを当該各ビットを含んだ直
後の所定ビットの積分値と判定レベルとから算出し、前
記各過去基準型判定データおよび各未来基準型判定デー
タのそれぞれ対応する両判定データに基づいて対象ビッ
トのデータを判定している。

（実施例） 以下、図面を用いて本発明の詳細な説明する。

第１図は本発明の一実施例に係る受信データ復調方式の
回路構成を示すブロック図である。同図に示す受信デー
タ復調方式は、図示したいＦＭ検波回路（ディスクリメ
ータ）によって検波された出力データが入力される入力
端子１と、該入力端子１を介して入力されるデータを順
次１ビツトずつ積分して、２ビット積分値を算出する積
分回路部３と、該積分回路部３からの各２ピッ゛ト積分
値を順次遅延させる第１．第２．第３および第４の遅延
回路１１．１３，１５．１７からなる遅延回路部と、該
遅延回路部で遅延させられた各２ビット積分値および対
応する過去の、すなわち直前の２ビツトの判定レベルに
基づいて過去基準型判定データを算出する第１．第２．
第３．第４および第５の過去基準型判定データ算出回路
２１，２３゜２５．２７．２９からなる過去基準型判定
データ算出回路部と、前記遅延回路部で遅延させられた
各２ビット積分値および対応する未来の、すなわち直後
の２ビツトの判定レベルに基づいて未来基準型判定デー
タを算出する第１．第２および第３の未来基準型判定デ
ータ算出回路３１．３３．３５からなる未来基準型判定
データ算出回路部と、前記過去基準型判定データ算出回
路部および未来基準型判定データ算出回路部でそれぞれ
算出した各過去基準型判定データおよび未来基準型判定
データのそれぞれ対応する両判定データを加算して判定
データを算出する第１．第２および第３の加算器４１．
４３．４５からなる判定回路部と、過去２ビツトの判定
データを発生するように判定データを遅延させる第５お
よび第６の遅延回路４７゜４９からなる判定データ遅延
部と、該判定データ遅延部の第６の遅延回路４９の出力
に接続され、判定データを出力する出力端子５１とを有
する。

前記積分回路３は、入力端子１から入力されるデータを
順次−１ビツトずつ積分する積分回路５と、該積分回路
５から出力される積分値を１ビツト遅延させる遅延回路
７と、該遅延回路７の入力側の遅延していない前記積分
回路５からの積分値と遅延回路７で遅延させられた積分
値とを加算して、２ビット積分値を算出する加算器９と
から構成されている。

前記積分回路部３の加算器９から順次出力される２ビッ
ト積分値は、遅延回路部に供給され、第１ないし第４の
遅延回路１１〜１７で順次遅延させられ、図示のように
第４の遅延回路１７からは２ビット積分値Ｓ　（−１）
＋Ｓ　（０）が出力され、第３の遅延回路１５からは２
ビット積分値５（０）＋５（１）が出力され、第２の遅
延回路１３からは２ビット積分値５（１）十５（３）が
出力され、第１の遅延回路１１からは２ビット積分値Ｓ
（２）＋５（３）が出力される。また、この状態の時、
第１の遅延回路１１の入力側に相当する積分回路部３か
らは２ビット積分値ｓ　（３）　十Ｓ　＜４）が出力さ
れている。

前記過去基準型判定データ算出回路部を構成する第１な
いし第５の過去基準型判定データ算出回路２１〜２９は
、それぞれ過去２ビツトの判定データを入力とし、該過
去２ビツトの判定データの判定レベルを選択するレベル
セレクタしおよび前記遅延回路部の対応する２ビット積
分値から前記レベルセレクタして選択した判定レベルを
減算し、過去基準型判定データの暫定値を算出する減Ｘ
ａＳから構成されている。

ここで、第１ないし第５の過去基準型判定データ算出回
路２１〜２９および前記遅延回路部からの各２ビット積
分値について更に具体的に説明する。

現在判定しようとするビットを対象ビットｂ（０）とし
、この対象ビットを現在として、この対象ビットより前
の過去の入力ビツトを順次ｂ（−１＞、ｂ　　（−２）
とし、対象ビットより後の未来の入力ビツトを順次ｂ　
　（１）、ｂ　　（２）、ｂ（３）、ｂ　　（４）とす
るとともに、この各入力ビットｂ　　（−２）、ｂ　　
（−１）、ｂ　　（０）、ｂ　　（１）〜ｂ　（４）の
前記積分回路５で積分した積分値をそれぞれＳ　（−２
）、　Ｓ　（−１＞、　Ｓ　（０）、　５（１）〜５（
４）とする。これを分かりやすく記載する、と次のよう
になる。

未来←１現在Ｉ−過去 ビット　ｂ（４）ｂ（３）ｂ（２）ｂ（１）　　ｂ（０
）　　ｂ（−１）　ｂ（−２）積分値　５（４）ｓ（３
）ｓ（２）ｓ（１）　　５（０）　　５（−１）　５（
−２）第１の過去基準型判定データ算出回路２１は、現
在の対象ビットｂ　（０）に対して２ビツト過去の判定
データＤ（−１）およびＤ（−２＞をそれぞれ第５の遅
延回路４７および第６の遅延回路４９からレベルセレク
タしに供給し、その判定レベルを算出するとともに、第
４の遅延回路１７から供給される２ビット積分値５（−
１）＋５（０）から前記判定レベルを減算機Ｓで減算し
、対象ビットｂ　（０）に対する第１の暫定過去基準型
判定データＡ（０）を算出している。

第２の過去基準型判定データ算出回路２３は、ビットｂ
　（１）に対して２ビツト過去の判定データに対応する
前記第１の暫定過去基準型判定データＡ（０）と第５の
遅延回路４７からの判定データＤ（−１）をレベルセレ
クタしに供給し、その判定レベルを算出するとともに、
第３の遅延回路１５から供給される２ビット積分値５（
０）＋５（１）から前記判定レベルを減算器Ｓで減算し
、ビットｂ　（１）に対する第２の暫定過去基準型判定
データＡ（１）を算出している。

第３の過去基準型判定データ算出回路２５は、ビットｂ
　（２）に対して２ビツト過去の判定データに対応する
前記第１および第２の暫定過去基準型判定データＡ（０
）、Ａ（１）をレベルセレクタしに供給し、その判定レ
ベルを算出するとともに、第２の遅延回路１３から供給
される２ビット積分値Ｓ　（１）＋Ｓ　（２）から前記
判定レベルを減算器Ｓで減算し、ビットｂ　（２）に対
する第３の暫定過去基準型判定データＡ（２）を算出し
ている。

第４の過去基準型判定データ算出回路２７は、ビットｂ
　（３）に対して２ビツト過去の判定データに対応する
前記第２および第３の暫定過去基準型判定データＡ（１
）、Ａ（２）をレベルセレクタしに供給し、その判定レ
ベルを算出するとともに、第１の遅延回路１１から供給
される２ビット積分値ｓ　（２）　＋ｓ　（３）から前
記判定レベルを減算器Ｓで減算し、ビットｂ　（３）に
対する第４の暫定過去基準型判定データＡ（３）を算出
している。

第５の過去基準型判定データ算出回路２９は、ビットｂ
　（４）に対して２ビツト過去の判定データに対応する
前記第３および第４の暫定過去基準型判定データＡ（２
）、Ａ（３）をレベルセレクタしに供給し、その判定レ
ベルを算出するとともに、積分回路部３から供給される
２ビット積分値５（３）＋５（４）から前記判定レベル
を減算器Ｓで減算し、ビットｂ　（４）に対する第５の
暫定過去基準型判定データＡ（４）を算出している。

以上説明したように、過去基準型判定データ算出回路部
は、判定データを過去のデータから算出しているもので
あり、この回路部における算出動作は過去から未来に向
かって流れるように行われている。また、この過去基準
型判定データ算出回路部で算出した第１ないし第５の暫
定過去基準型判定データＡ（０）〜Ａ（４）を前述した
ように各人力ビットおよび積分値と並べて記載すると、
次のようになる。

未来←１現在１→過去 ビット　ｂ（４）ｂ（３）ｂ（２）ｂ（１）　　ｂ（０
）　　ｂ（−１）ｂ　（−２）積分値　５（４）ｓ（３
）ｓ（２）ｓ（１）　　５（０）　　５（−１）ｓ　（
−２）データ　Ａ（４）八（３）Ａ（２）Ａ（１）　　
＾（０）次に、未来基準型判定データ算出回路部を構成
する第１ないし第３の未来基準型判定データ算出回路３
１〜３５は、それぞれ未来２ビツトの判定データを入力
とし、該未来２ビツトの判定データの判定レベルを選択
するレベルセレクタしおよび前記遅延回路部の対応する
２ビット積分値から前記レベルセレクタして選択された
判定レベルを減算し、未来基準型判定データの暫定値を
算出する減算器Ｓから構成されている。

第１の未来基準型判定データ算出回路３１は、前述した
現在の対象ビットに対して２ビツト未来にあるビットｂ
　（２）に対する未来基準型判定データの暫定値を算出
するものであり、該ビットｂ（２）に対して２ビツト未
来の判定データに対応する第４の暫定過去基準型判定デ
ータＡ（３）および第５の暫定過去基準型判定データＡ
（４）をそれぞれレベルセレクタしに供給し、その判定
レベルを算出するとともに、第１の遅延回路１１から供
給される２ビット積分値Ｓ　（２）　＋Ｓ　（３）から
前記判定レベルを減算器Ｓで減算し、ビットｂ　（２）
に対する第３の暫定未来基準型判定データＢ〈２）を算
出している。

第１の未来基準型判定データ算出回路３１の出力である
次の第２の未来基準型判定データ算出回Ｆ！＠３３との
間には、判定回路部の一部を構成する第１の加算器４１
が接続されているが、この第１の加算器４１は、第３の
過去基準型判定データ算出回路２５で算出した第３の暫
定過去基準型判定データＡ（２）と第１の未来基準型判
定データ算出回＃１３１で算出した第３の暫定未来基準
型判定データＢ（２）とを加算し、前記ビットｂ　（２
）に対して判定データＤ’　　（２）を算出する。

第２の未来基準型判定データ算出回路３３は、対象ビッ
トに対して１ビツト未来にあるビットｂ（１）に対する
未来基準型判定データの暫定値を算出するものであり、
該ビットｂ　（１）に対して２ビツト未来の判定データ
に対応する前記第一の加算器４１からの判定データＤ（
２）および第４の暫定過去基準型判定データＡ（３）を
それぞれレベルセレクタＬに供給し、その判定レベルを
算出するとともに、第２の遅延回路１３から供給される
２ビット積分値ｓ　（１）＋Ｓ　（２）から前記判定レ
ベルを減算器Ｓで減算し、ビットｂ　（１）に対する第
２の暫定未来基準型判定データＢ（１）を算出している
。

また、第２の未来基準型判定データ算出回路３３の出力
である次の第３の未来基準型判定データ算出回路３５と
の間には、判定回路部の一部を構成する第２の加算器４
３が接続されているが、この第２の加算器４３は、第２
の過去基準型判定データ算出回路３３で算出した第２の
暫定過去基準型判定データＡ（１）と第２の未来基準型
判定データ算出回路３３で算出した第２の暫定未来基準
型判定データＢ（１）とを加算し、前記ビットｂ（１）
に対する判定データＤ”（１）を算出する。

更に、第３の未来基準型判定データ算出回路３５は、対
象ビットｂ　（０）に対する未来基準型判定データの暫
定値を算出するものであり、該対象ビットｂ　（０）に
対して２ビツト未来の判定データに対応する前記第２の
加算器４３からの判定データＤ（１）および第３の暫定
未来型判定データＢ（２）をそれぞれレベルセレクタし
に供給し、その判定レベルを算出するとともに、第３の
遅延回路１５から供給される２ビツト線分値５（０）＋
５（１）から前記判定レベルを減算器Ｓで減算し、対象
ビットｂ　（０）に対する第１の暫定未来基準型判定デ
ータＢ（０）ｊＥ出している。

該第３の未来基準型判定データ算出回路３５の出力には
、判定回路部の一部を構成する第３の加算器４５が接続
されているが、この第３の加算器４５は、第１の過去基
準型判定データ算出回路２１で算出した第１の暫定過去
基準型判定データＡ（０）と第３の未来基準型判定デー
タ算出回路３５で算出した第１の暫定未来基準型判定デ
ータＢ（０）とを加算し、前記対象ビットｂ　（０）に
対する判定データＤ’　　（０）を算出し、この判定デ
ータＤ“　（０）を第５の遅延回路４７及び第６の遅延
回路４９を介して出力端子５１から出力しているもので
ある。

以上説明したように、未来基準型判定データ算出回路部
は、判定データを未来のデータから算出しているもので
あり、この回路部における算出動作は未来から過去に向
かって流れるように行われている。また、この未来基準
型判定データ算出回路で算出した第１ないし第３の暫定
過去基準型判定データＢ（０）〜Ｂ（２）および判定デ
ータＤ（０）〜Ｄ’　　（２）を前述したように各入力
ビット、積分値および暫定過去基準型判定データＡと並
べて記載すると、次のようになる。

未来←１現在１　→過去 ビット　ｂ（４）ｂ（３）ｂ　２）ｂ　１　　ｂ　Ｏ）
　　ｂ（−１）　ｂ（−２）積分値　５（４）ｓ（３）
ｓ（２）ｓ　１　　ｓ　Ｏ）　　５（−１）　５（−２
）データ　Ａ（４）Ａ（３）八２）＾１　ＡＯ）データ
　　　　　Ｂ（２）Ｂ　Ｉ　　Ｂ（０）判定データ　　
　Ｄ’（２）Ｄ’（Ｉ　　Ｄ’（０）次に、第２図（ａ
　）のフローチャートを参照して作用を説明する。なお
、第２図（ａ　）のフローの説明においては、第２図＜
ｂ　＞に示すような入力信号が前記入力端子１から供給
され、この入力信号にはその上側で示すように番号を付
し、この番号Ｏの位置が現在判定しようとする対象ビッ
トとし、左方の負の番号側が過去の信号で、右方の正の
番号側が未来の信号とする。

第２図（ａ）のフローにおいては、各信号の位置を示す
記号としてＪを使用し、このＪをまず０に設定する（ス
テップ１１０）。それから、以下のフローにおいては各
信号に対する本発明の処理をＮまで行うので、ＪがＮよ
り大きいか否かをチエツクする（ステップ１２０）、な
お、第１図に示す回路では、Ｎを４とした例について示
したが、本発明はこれに限定されるものではなく、任意
のＮ、ｔで可能である。

ＪがＮ以下の場合には、入力端子１から入力される第２
図（ｂ　）に示すような信号を前記積分回路部３で積分
し、この積分値を５（Ｊ）とする（ステップ１３０）、
それから、この積分値を更に遅延および加算して２ビッ
ト積分値を算出し、この２ビット積分値を前記遅延回路
部で順次゛遅延させながら、過去基準型判定データ算出
回路部に供給する。過去基準型判定データ算出回路部に
おいては、各過去基準型判定データ算出回路２１〜２つ
が遅延回路部からの２ビット積分値Ｓ　（Ｊ−１）＋５
（Ｊ）とレベルセレクタＬからの判定レベル＃ＬＥＶＥ
Ｌとを比較し、２ビット積分値５（Ｊ−１）　＋Ｓ　（
Ｊ）から判定レベル＃ＬＥＶＬを減算器Ｓで減算し、こ
の結果がＯより大きいかまたは小さいか軟判定し、各暫
定過去基準型判定データＡ（Ｊ）を算出する（ステップ
１４０，１５０）。

それから、Ｊを＋１インクリメントしくステップ１６０
）、上述した暫定過去基準型判定データＡ（Ｊ）を算出
する処理をＪがＮより大きくなるまで、繰り返す０以上
の処理は、過去から未来に処理を進めながら、過去のデ
ータから判定データを算出する処理である。

ＪがＮより大きくなると、次には上述の処理と逆に未来
から過去に処理を進めて、未来のデータから判定データ
を算出することを行うなめに、まず信号の位置を示す記
号としてＫを使用し、このＫをＮ−２に設定する（ステ
ップ１７０）。

それから、前述したように積分回路部３で算出し、遅延
回路部でそれぞれ遅延させられた２ビット積分値ｓ　（
Ｋ）　＋ｓ　（Ｋ十１　）に対して、前記未来基準型判
定データ算出回路部の各未来基準型判定データ算出回路
３１，３３．３５において前記２ビット積分値Ｓ　（Ｋ
）　＋Ｓ　（Ｋ＋１　＞がら判定レベル＃ＬＥＶＥＬを
減算器Ｓで減算し、この結果が０より大きいかまたは小
さいか軟判定し、暫定未来基準型判定データＢ（Ｋ）を
算出する（ステップ１８０）。

このように算出された暫定未来基準型判定データＢ（Ｋ
）は前記ステップ１５０で算出した対応する暫定過去基
準型判定データＡ（Ｋ）と判定回路部の各加算器４１．
４２．４３で加算され、この値が０より大きいかまたは
小さいか軟判定され、判定データＤ’　　（Ｋ）が算出
される（ステップ１このように算出された判定データＤ
’　　（Ｋ）Ｄ’　　（Ｋ＋１）は次の判定レベル＃Ｌ
ＥＶＥＬが選択される（ステップ２００）。

次に、Ｋを一１デクリメントしくステップ２１００）、
上述した暫定未来基準型判定データＢ（Ｋ）を算出し、
更に判定データＤ“　（Ｋ）を算出する処理をＫがＯに
なるまで、繰り返し、判定データＤ“　（０）を現在の
ビット値として出力端子５１から出力するのである。

第３図は本発明の他の実施例のブロック図である。同図
においては、前述した第１図に示した構成要素と同じ構
成要素には同じ符号を付しである。

同図に示す実施例は、第１図の実施例において、前記過
去基準型判定データ算出回路部における過去から未来方
向の演算処理については繰り返し処理を行わないように
して処理時間を短縮したものである。このため、過去基
準型判定データ算出回路の第１の過去基準型判定データ
算出回路２１のレベルセレクタＬに判定データを供給す
る遅延回路５３．５５の入力を第１の過去基準型判定デ
ータ算出回路２１の減算器Ｓの出力に直接接続し、これ
により第１の過去基準型判定データ算出回路２１からの
判定データを直接供給するようにしている。なお、この
実施例では、処理時間は短縮されるが、再生されたデー
タがフィードバックされないので、誤り波及効果の抑制
の点から第１図の実施例に比較して劣ることになるが、
この方式について誤り率のシミュレーションを行った結
果、従来の２ビット積分４値判定と比較して、ＢＥＲ＝
ＩＸ１０−２で０．３ｄＢの改善があった。　第４図は
第３図の実施例の作用を示すフローチャートであるが、
このフローチャートは第２図のフローチャートにおいて
過去から未来方向の繰り返しを行うためのステップ１１
０，１２０，１６０が除去されただけでその他の処理は
同じである。

［発明の効果コ 以上説明したように、本発明によれば、判定しようとす
る対象ビットから入力順に所定ビットまでの各ビットに
対する各過去基準型判定データを当該各ビットを含んだ
直前の所定ピッ〜トの積分値と判定レベルとから算出す
るとともに、対象ビットから入力順で所定ビットのデー
タから前記入力順と逆の順序で対象ビットまでの各ビッ
トに対する各未来基準型判定データを当該各ビットを含
んだ直後の所定ビットの積分値と判定レベルとから算出
し、前記各過去基準型判定データおよび各未来基準型判
定データのそれぞれ対応する両判定データに基づいて対
象ビットのデータを判定しているので、過去のビットだ
けでなく、未来のビットも利用して、データの判定を行
っているため、未来のビットからの符号量干渉の影響を
低減することができるとともに、誤りの波及効果を抑制
することができる。

【図面の簡単な説明】

第１図は本発明の一実施例に係る受信データ復調方式の
回路構成を示すブロック図、第２図は第１図の受信デー
タ復調方式の作用を示すフローチャート、第３藺は本発
明の他の実施例のブロック図、第４図は第３図の実施例
の作用を示すフローチャート、第５図は従来の狭帯域変
調方式における復調信号のアイパターンを示す図５．第
６図は従来の２ビット積分４値判定法の回路図、第７図
は２ビット積分値を示す図である。 ３・・・積分回路部、 １１〜１７・・・遅延回路部、 ２１〜２９・・・過去基準型判定データ算出回路部、３
１〜３３・・・未来基準型判定データ算出回路部、４１
〜４５・・・加算器、 Ｌ・・・レベルセレクタ、 Ｓ・・・減算器。

Claims (1)

【特許請求の範囲】
1. ディジタル周波数変調されたデータを受信検波し復調す
   る受信データ復調方式であつて、受信検波した出力デー
   タを順次所定ビットずつ積分する積分手段と、判定しよ
   うとする対象ビットから入力順で所定ビットまでの各ビ
   ットに対する過去基準型判定データの各々を算出するよ
   うに当該各ビットに対応してそれぞれ設けられ、当該各
   ビットを含んだ直前の所定ビットの積分値と当該各ビッ
   トの直前の所定ビットの判定レベルとに基づいて当該各
   ビットに対応する各過去基準型判定データを算出すると
   ともに、前記対象ビットから入力順で所定ビットのデー
   タから前記入力順と逆の順序で前記対象ビットまでの各
   ビットに対する未来基準型判定データの各々を算出する
   ように当該各ビットに対応してそれぞれ設けられ、当該
   各ビットを含んだ直後の所定ビットの積分値と当該各ビ
   ットの直後の所定ビットの判定レベルとに基づいて当該
   各ビットに対応する各未来基準型判定データを算出する
   複数の判定データ算出手段と、前記複数の判定データ算
   出手段でそれぞれ算出した各過去基準型判定データおよ
   び各未来基準型判定データのそれぞれ対応する両判定デ
   ータに基づいて前記対象ビットのデータを判定する判定
   手段とを有することを特徴とする受信データ復調方式。