JPH0211189B2 - - Google Patents
Info
- Publication number
- JPH0211189B2 JPH0211189B2 JP23883983A JP23883983A JPH0211189B2 JP H0211189 B2 JPH0211189 B2 JP H0211189B2 JP 23883983 A JP23883983 A JP 23883983A JP 23883983 A JP23883983 A JP 23883983A JP H0211189 B2 JPH0211189 B2 JP H0211189B2
- Authority
- JP
- Japan
- Prior art keywords
- output
- signal
- input
- determiner
- determiners
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 230000003044 adaptive effect Effects 0.000 claims description 5
- 238000001514 detection method Methods 0.000 claims description 4
- 230000003247 decreasing effect Effects 0.000 claims description 2
- 230000005540 biological transmission Effects 0.000 description 6
- 108010076504 Protein Sorting Signals Proteins 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 230000003287 optical effect Effects 0.000 description 2
- 230000003111 delayed effect Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 230000008054 signal transmission Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/06—DC level restoring means; Bias distortion correction ; Decision circuits providing symbol by symbol detection
- H04L25/061—DC level restoring means; Bias distortion correction ; Decision circuits providing symbol by symbol detection providing hard decisions only; arrangements for tracking or suppressing unwanted low frequency components, e.g. removal of DC offset
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
- Filters That Use Time-Delay Elements (AREA)
Description
【発明の詳細な説明】
〔発明の属する技術分野〕
本発明は符号間干渉のあるデイジタル通信器に
おいて最適な信号検出を行う適応検出器に関す
る。
おいて最適な信号検出を行う適応検出器に関す
る。
デイジタル通信においては伝送路が有限な伝送
帯域をもつているために符号間干渉を生ずる。ま
た、光通信においては帯域制限に伴う符号間干渉
の他に受光電力の強度変化に従つて雑音電力も変
動する。このような歪んだ信号を少ない誤り率で
受信するために、従来は自動等化器を使つて符号
間干渉を除いていた。この自動等化器は、第１図
に示すように、入力信号のサンプル値をアナログ
シフトレジスタ１０１に貯え、各段の出力にW1
〜Woの重み付けをし、加算器１０２により加算
することにより符号間干渉を除き、判定器１０３
により判定するものである、重みW1〜Woは減算
器１０４、タツプ係数修正器１０５により入力信
号に応じて自動的に補正される。しかしながら、
このような従来の自動等化器は、重み付けあるい
は加算等に多数の演算を必要とし、高速の動作が
困難である。
帯域をもつているために符号間干渉を生ずる。ま
た、光通信においては帯域制限に伴う符号間干渉
の他に受光電力の強度変化に従つて雑音電力も変
動する。このような歪んだ信号を少ない誤り率で
受信するために、従来は自動等化器を使つて符号
間干渉を除いていた。この自動等化器は、第１図
に示すように、入力信号のサンプル値をアナログ
シフトレジスタ１０１に貯え、各段の出力にW1
〜Woの重み付けをし、加算器１０２により加算
することにより符号間干渉を除き、判定器１０３
により判定するものである、重みW1〜Woは減算
器１０４、タツプ係数修正器１０５により入力信
号に応じて自動的に補正される。しかしながら、
このような従来の自動等化器は、重み付けあるい
は加算等に多数の演算を必要とし、高速の動作が
困難である。
本発明は、符号間干渉のある高速デイジタル伝
送路においても適用可能な適応検出器を提供する
ことを目的とする。
送路においても適用可能な適応検出器を提供する
ことを目的とする。
本発明は、被識別信号を入力とする複数の判定
器を有し、このうち一つの判定器出力をシフトレ
ジスタに貯える。また、この判定器の入出力の差
のあらかじめ定められた次数の電力をとる手段
と、この電力を積分する手段を有し、この積分出
力により、前記各判定器の識別閾値をそれぞれ増
減させる手段を有する。さらに、前記シフトレジ
スタのあらかじめ定められた段の出力を選択制御
信号とし、前記各判定器の出力を遅延させた信号
をそれぞれ入力とする選択器とから構成され、こ
の選択器出力を検出信号出力とする。
器を有し、このうち一つの判定器出力をシフトレ
ジスタに貯える。また、この判定器の入出力の差
のあらかじめ定められた次数の電力をとる手段
と、この電力を積分する手段を有し、この積分出
力により、前記各判定器の識別閾値をそれぞれ増
減させる手段を有する。さらに、前記シフトレジ
スタのあらかじめ定められた段の出力を選択制御
信号とし、前記各判定器の出力を遅延させた信号
をそれぞれ入力とする選択器とから構成され、こ
の選択器出力を検出信号出力とする。
以下、図面を用いて本発明の実施例の動作を詳
細に説明する。
細に説明する。
第２図は本発明による第１の実施例を示す。
本実施例は、説明の便宜上、前後のシンボルか
らの符号間干渉を除く場合を例にとつて示してい
る。被検出信号は端子２０１を通じて判定器２０
２〜２０５に印加される。判定器２０２の出力は
シフトレジスタ２０６へ印加される。各判定器２
０２〜２０５の出力は遅延素子２０７〜２１０に
より遅延され、選択器２１１に印加される。選択
器２１１の選択制御信号入力端子にはシフトレジ
スタ２０６のa-1、a1の段の出力が印加される。
選択器２１１の出力は端子２１２に出力される。
判定器２０２の入力信号と出力信号は減算器２１
３に加えられ、その誤差出力は巾乗器２１４によ
り２乗される。巾乗器２１４の出力は積分器２１
５により積分される。積分器２１５の出力は閾値
補正器２１６〜２１９に印加され、これらの出力
により対応する各判定器２０２〜２０５の閾値を
補正する。
らの符号間干渉を除く場合を例にとつて示してい
る。被検出信号は端子２０１を通じて判定器２０
２〜２０５に印加される。判定器２０２の出力は
シフトレジスタ２０６へ印加される。各判定器２
０２〜２０５の出力は遅延素子２０７〜２１０に
より遅延され、選択器２１１に印加される。選択
器２１１の選択制御信号入力端子にはシフトレジ
スタ２０６のa-1、a1の段の出力が印加される。
選択器２１１の出力は端子２１２に出力される。
判定器２０２の入力信号と出力信号は減算器２１
３に加えられ、その誤差出力は巾乗器２１４によ
り２乗される。巾乗器２１４の出力は積分器２１
５により積分される。積分器２１５の出力は閾値
補正器２１６〜２１９に印加され、これらの出力
により対応する各判定器２０２〜２０５の閾値を
補正する。
今、端子２０１に被識別信号ｓ（ｔ）が印加さ
れたとする。ただし、 ｓ（ｔ）＝+∞ 〓i=-∞ aiｈ（ｔ−iT） で、aiは時刻ｔ＝iTにおいて送出されたシンボル
（０、１）とする。ｈ（ｔ）は伝送路のインパルス
応答である。説明を簡単にするために、ｓ（ｔ）
がｔ＝t0の前後のシンボルからの符号間干渉だけ
を受けているとする。すなわち、 ｓ（ｔ）＝a-1h（ｔ＋Ｔ）＋a0h（ｔ）＋a1h（ｔ−Ｔ） a-1とa1のとり得る値は、（a-1、a1）＝（０、
０）、（１、０）、（０、１）、（１、１）の４通りあ
る。それぞれの組合せについて、a0＝０および１
の場合のｓ（ｔ）の変化を第３図〜に示す。
この信号は判定器２０２〜２０５に印加され、そ
れぞれの閾値v1〜v4で判定される。ここで、v1〜
v4は後述する方法により（a-1、a1）の組合せに
対して最適となるように設定されている。判定器
２０２の出力シフトレジスタ２０６に印加され、
シフトレジスタ２０６にはｔ＝t0−Ｔ、ｔ＝t0、
ｔ＝t0＋Ｔにおける判定結果が貯えられている。
れたとする。ただし、 ｓ（ｔ）＝+∞ 〓i=-∞ aiｈ（ｔ−iT） で、aiは時刻ｔ＝iTにおいて送出されたシンボル
（０、１）とする。ｈ（ｔ）は伝送路のインパルス
応答である。説明を簡単にするために、ｓ（ｔ）
がｔ＝t0の前後のシンボルからの符号間干渉だけ
を受けているとする。すなわち、 ｓ（ｔ）＝a-1h（ｔ＋Ｔ）＋a0h（ｔ）＋a1h（ｔ−Ｔ） a-1とa1のとり得る値は、（a-1、a1）＝（０、
０）、（１、０）、（０、１）、（１、１）の４通りあ
る。それぞれの組合せについて、a0＝０および１
の場合のｓ（ｔ）の変化を第３図〜に示す。
この信号は判定器２０２〜２０５に印加され、そ
れぞれの閾値v1〜v4で判定される。ここで、v1〜
v4は後述する方法により（a-1、a1）の組合せに
対して最適となるように設定されている。判定器
２０２の出力シフトレジスタ２０６に印加され、
シフトレジスタ２０６にはｔ＝t0−Ｔ、ｔ＝t0、
ｔ＝t0＋Ｔにおける判定結果が貯えられている。
入力信号が第３図に示すようにa-1＝０、a1
＝１とすると、a0＝０、１に応じて信号は実線の
ような変化をし、ｔ＝t0において〇印で示した値
をとる。判定器２０２の閾値v1はこの２つのとり
得る信号値に対して最小の誤り率となるように設
定されている。同様に、判定器２０３〜２０５の
閾値v2〜v4は、第３図〜に示すように、それ
ぞれ｛a-1＝１、a1＝０｝、｛a-1＝１、a1＝１｝、
｛a-1＝０、a1＝０｝なる信号系列に対してｔ＝t0
における信号値からシンボルa0を最小の誤り率で
判定できるような値に設定されている。
＝１とすると、a0＝０、１に応じて信号は実線の
ような変化をし、ｔ＝t0において〇印で示した値
をとる。判定器２０２の閾値v1はこの２つのとり
得る信号値に対して最小の誤り率となるように設
定されている。同様に、判定器２０３〜２０５の
閾値v2〜v4は、第３図〜に示すように、それ
ぞれ｛a-1＝１、a1＝０｝、｛a-1＝１、a1＝１｝、
｛a-1＝０、a1＝０｝なる信号系列に対してｔ＝t0
における信号値からシンボルa0を最小の誤り率で
判定できるような値に設定されている。
信号系列としてa-1＝０、a0＝？、a1＝１が送
られてきたとし、a0を判定する場合を考える。こ
のときシフトレジスタ２０６には｛a-1、a0、a1｝
＝｛０、？、１｝なる系列が貯えられる。このう
ち｛a-1、a1｝＝｛０、１｝が制御信号として選択
器２１１に加えられる。選択器２１１は｛a-1、
a1｝＝｛０、１｝に対応して判定器２０２から入力
された端子を選択し、端子２１２に出力する。同
様に、信号系列｛a-1、a1｝＝｛１、０｝、｛１、
１｝、｛０、０｝に対応して選択器２１１は判定器
２０３，２０４，２０５をそれぞれ選択する。こ
の結果、各信号系列に対して最適に設定された閾
値v1〜v4を使つて判定された信号が端子２１２に
出力される。
られてきたとし、a0を判定する場合を考える。こ
のときシフトレジスタ２０６には｛a-1、a0、a1｝
＝｛０、？、１｝なる系列が貯えられる。このう
ち｛a-1、a1｝＝｛０、１｝が制御信号として選択
器２１１に加えられる。選択器２１１は｛a-1、
a1｝＝｛０、１｝に対応して判定器２０２から入力
された端子を選択し、端子２１２に出力する。同
様に、信号系列｛a-1、a1｝＝｛１、０｝、｛１、
１｝、｛０、０｝に対応して選択器２１１は判定器
２０３，２０４，２０５をそれぞれ選択する。こ
の結果、各信号系列に対して最適に設定された閾
値v1〜v4を使つて判定された信号が端子２１２に
出力される。
減算器２１３は判定器２０２の入出力の差をと
る。乗器２１４はこの差信号をあらかじめ定めら
れた次数の電力をとる。この電力は積分器２１５
により積分され、変動分を除かれる。積分器２１
５の出力は入力信号の符号間干渉の大きさを示す
量であり、これを基に閾値補正器２１６〜２１９
は判定器２０２〜２０５閾値を基準値（付号間干
渉のないときの最適閾値）の上下に移動させる。
る。乗器２１４はこの差信号をあらかじめ定めら
れた次数の電力をとる。この電力は積分器２１５
により積分され、変動分を除かれる。積分器２１
５の出力は入力信号の符号間干渉の大きさを示す
量であり、これを基に閾値補正器２１６〜２１９
は判定器２０２〜２０５閾値を基準値（付号間干
渉のないときの最適閾値）の上下に移動させる。
上記説明は判定器の結果に誤りが無く、したが
つてシフトレジスタ中の値｛a-1、a1｝に誤りが
無いものとして進めてきた。実際には｛a-1、a1｝
は受信器により推定された値であり、誤りが存在
する。しかしながらa-1またはa1が誤り、且つこ
のためにa0が誤る確率Pe（a0｜a-1 or a1）・Pe
（a-1 or a1）は極めて小さくなり、総合の誤り率
にはあまり影響を与えない。
つてシフトレジスタ中の値｛a-1、a1｝に誤りが
無いものとして進めてきた。実際には｛a-1、a1｝
は受信器により推定された値であり、誤りが存在
する。しかしながらa-1またはa1が誤り、且つこ
のためにa0が誤る確率Pe（a0｜a-1 or a1）・Pe
（a-1 or a1）は極めて小さくなり、総合の誤り率
にはあまり影響を与えない。
本発明を光通信装置に適用する場合には、雑音
電力が信号振幅に依存して変化するので、これを
考慮して判定器２０２〜２０５の閾値および閾値
補正量を設定すればよい。
電力が信号振幅に依存して変化するので、これを
考慮して判定器２０２〜２０５の閾値および閾値
補正量を設定すればよい。
本発明においては、信号の流れは入力から出力
まで一方向でしかも演算回路が無く、高速動作に
適している。閾値の補正は低速で行える部分であ
り、信号の伝送速度には影響を与えない。
まで一方向でしかも演算回路が無く、高速動作に
適している。閾値の補正は低速で行える部分であ
り、信号の伝送速度には影響を与えない。
以上、詳細に説明したように、本発明による適
応検出器は、信号系列に応じて設定された閾値を
もつ判定器を使つて検出を行うことにより、符号
間干渉のあるデイジタル伝送路において誤り率を
小さくでき、しかも高速動作を可能とするもので
その効果は極めて大きい。
応検出器は、信号系列に応じて設定された閾値を
もつ判定器を使つて検出を行うことにより、符号
間干渉のあるデイジタル伝送路において誤り率を
小さくでき、しかも高速動作を可能とするもので
その効果は極めて大きい。
第１図は従来の自動等化器を示す図、第２図は
本発明による適応検出器を示す図、第３図は符号
間干渉のある伝送信号を示す図である。 図中、２０１は被検出信号入力端子、２０２〜
２０５は判定器、２０６はシフトレジスタ、２０
７〜２１０は遅延素子、２１１は選択器、２１２
は検出信号出力端子、２１３は減算器、２１４は
巾乗器、２１５は積分器、２１６〜２１９は閾値
補正器を示す。
本発明による適応検出器を示す図、第３図は符号
間干渉のある伝送信号を示す図である。 図中、２０１は被検出信号入力端子、２０２〜
２０５は判定器、２０６はシフトレジスタ、２０
７〜２１０は遅延素子、２１１は選択器、２１２
は検出信号出力端子、２１３は減算器、２１４は
巾乗器、２１５は積分器、２１６〜２１９は閾値
補正器を示す。
Claims (1)
- １ 被識別信号を入力とする複数個の判定器を有
し、このうちいずれか一つの判定器出力をシフト
レジスタに印加するとともにこの判定器の入出力
の差のあらかじめ定められた次数の電力をとる手
段と、この電力を積分する手段と、この積分出力
を入力として前記各判定器の識別閾値をそれぞれ
増減する手段と、前記シフトレジスタのあらかじ
め定められた段の出力を選択制御信号とし、前記
各判定器出力を遅延させた信号を入力信号とする
選択器とから成り、この選択器出力を検出信号の
出力としたことを特徴とする適応検出器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23883983A JPS60130930A (ja) | 1983-12-20 | 1983-12-20 | 適応検出器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23883983A JPS60130930A (ja) | 1983-12-20 | 1983-12-20 | 適応検出器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS60130930A JPS60130930A (ja) | 1985-07-12 |
| JPH0211189B2 true JPH0211189B2 (ja) | 1990-03-13 |
Family
ID=17036038
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP23883983A Granted JPS60130930A (ja) | 1983-12-20 | 1983-12-20 | 適応検出器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS60130930A (ja) |
-
1983
- 1983-12-20 JP JP23883983A patent/JPS60130930A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS60130930A (ja) | 1985-07-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3357956B2 (ja) | 判定帰還形等化器 | |
| JP2795935B2 (ja) | 最尤系列推定装置 | |
| US4262360A (en) | Method and device for detecting a pseudo-random sequence of carrier phase changes of 0° and 180° in a data receiver | |
| JPS58501977A (ja) | 干渉相殺法と装置 | |
| US6133942A (en) | Co-channel interference canceler and driving method therefor | |
| CA2171406A1 (en) | Maximum likelihood sequence estimator and maximum likelihood sequence estimating method | |
| US4253186A (en) | Method and device for detecting a pseudo-random sequence of two symbols in a data receiver employing double sideband-quadrature carrier modulation | |
| CA2138697C (en) | System and method for adaptive maximum likelihood sequence estimation | |
| JPH0879135A (ja) | デジタル信号誤り低減装置 | |
| US5572547A (en) | System for controlling the operating mode of an adaptive equalizer | |
| US5408503A (en) | Adaptive viterbi detector | |
| US7206365B2 (en) | Decision sequence generating method and associated receiver with a decision feedback equalizer | |
| JPH06188788A (ja) | 適応形自動等化器 | |
| EP4593333A1 (en) | Maximum likelihood sequence detection circuit, detection method, detection apparatus and electronic device | |
| JPH0211189B2 (ja) | ||
| JP2518690B2 (ja) | トランスバ―サルフィルタ制御回路 | |
| US7023906B2 (en) | Receiver and receiving method in spread spectrum communication system | |
| JP2606540B2 (ja) | 波形等化器 | |
| JPH08181638A (ja) | 等化器及びその性能評価方法 | |
| JPS59218051A (ja) | 自動波形等化器 | |
| JPH09233001A (ja) | Ｔｄｍａバースト信号復調装置 | |
| SU964988A1 (ru) | Адаптивный гармонический корректор | |
| JPS6331228A (ja) | デ−タモ−ド収束方法 | |
| JPH05284063A (ja) | 自動等化器 | |
| JPH0586092B2 (ja) |