JPH02291746A - データ端末通信装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ この発明は例えば、データを転送するデータ端末通信装
置に関し、特にそのデータを読込むマイクロコンピュー
タに高次割込みが発生したときの制御装置に関するもの
である。

［従来の技術］ 第４図は従来の直列データ通信装置の概略構成図である
。

図において（１）はマイクロコンピュータ、（２）はマ
イクロコンピュータ（１）のデータパス上に接続され、
マイクロコンピュータ（１）から出力された並列データ
を送信用直列データに変換し、また後述するデータコミ
ュニケーションイクウィブメントより受信する直列デー
タを並列データに変換する通信コントロール回路である
。

（３）は通信コントロール回路（２）からの信号及び入
力された信号を通信用に電圧変換するレベル変換回路、
（４）は負論理のＯＲ回路である。

（５）は上記のマイクロコンピュータ（１）及び通信コ
ントロール回路（２）並びにレベル変換回路（３）とＯ
Ｒ回路（４）を備えたデータターミナルインクウィブメ
ント（以下ＤＴＥという）である。

（６）はＤ　Ｔ　Ｅ　（５）と直列データの通信を行う
データコミュニケーションイクウィブメント（以下ＤＣ
Ｅという）である。

ここで、ＣＴＳ信号はＤ　Ｃ　Ｅ　（６）がＤ　Ｔ　Ｅ
　（５）より、データを送信される用意ができているこ
とを示す信号である。

第５図は従来例の直列データ通信装置の動作を説明する
タイミングチャートである。

図において、（１１）はＤ　Ｃ　Ｅ　（６）から送信さ
れる直列受信データ（以下ＲＸＤ信号という）　、（１
２）は通信コントロール回路（２）から出力され、ＤＴ
Ｅ（５）が受信する用意ができていることを示す信号（
以下ＤＴＲ信号という）である。

（１３）はデータを受信したことを知らせる割込み信号
（以下ＲｘＲＤＹ信号という）　、（１５）は受信レジ
スタの中身、（ｌ６）はマイクロコンピュータ（１）か
らの読みだしチップ選択コマンド（以下ＣＥ信号という
）　、（１７）はマイクロコンピュータ（１）の状態で
ある。

上記のように構成された直列データ通信装置について、
第４図及び第５図を用いて以下に説明する。

例えば、通信コントロール回路（２）は、その送信レジ
スタにデータがなくなるとＯＲ回路（４）に送信レジス
タが空であることを示すＴＸＲＤＹ信号を出力する。Ｔ
ｘＲＤＹ信号はＯＲ回路（４）を介して、マイクロコン
ピュータ（１）への割込み信号となる。この割込み信号
を受けると、マイクロコンピュータ（１）は送信するデ
ータがあれば、通信コントロール回路（２）の送信レジ
スタに並列データを書込む。そして通信コントロール回
路（２）はレベル変換回路（３）から出力されるＣＴＳ
信号がアサー卜されていることを確認し、送信レジスタ
のなかのデータを直列変換すると共に必要なスタートビ
ット及びストップビットを付加し、ＴＸＤ信号として１
データをレベル変換回路（３）に出力する。

このとき、レベル変換回路（３）はＴｘＤ信号を通信に
必要な電圧レベルに変換し、Ｄ　Ｃ　Ｅ　（８）に送信
する。

次に、Ｄ　Ｃ　Ｅ　（６）からデータを受信する場合に
ついて説明する。

例えば、マイクロコンピュータ（１）が読込み可の状態
であるとすれば、マイクロコンピュータ（ｌ）は通信フ
ントロ．−ル回路（２）の中のレジスタへの書込み動作
により、ＤＴＲ信号（ｌ２）をアサー卜する。このＤＴ
Ｒ信号（１２）はレベル変換回路（３）によりレベル変
換され、ＤＣＥ（６）に出力される。

すると、Ｄ　Ｃ　Ｅ　（６）がＤＴＲ信号（１２）を読
込み、Ｄ　Ｔ　Ｅ　（５）がデータを受信する用意がで
きたと判断し、データ１をＲＸＤ信号（ｌ３）としてレ
ベル変換回路（３）に出力する。

レベル変換回路（３）はＲＸＤ信号（ｔｉ）を、通信コ
ントロール回路（２）が処理できるようにレベル変換す
る。すると、通信コントロール回路（２）はデータ１を
受信レジスタに書込み、それを並列に変換してデータ（
１ａ）としたのと同時に、データ１を受信したことを知
らせる信号であるＲｘＲＤＹ信号（ｌ３）をＬにしてア
サー卜し、ＯＲ回路（４）に出力する。

ＯＲ回路（４）の出力がローレベル（以下Ｌという）に
なると、マイクロコンピュータ（１）は、ＣＥ信号（ｌ
６）をＬにして、受信レジスタのデータ（１ａ）を読込
む。

また、ＣＥ信号（１６）がＬからハイレベル（以下Ｈと
いう）になると、通信コントロール回路（２）はマイク
ロコンピュータ（１）がデータ（１ａ）の読込みが終了
したとして、ＲＸＲＤＹ信号（１３）をノンアクティブ
にする。

このとき、ＤＴＲ信号（１２）はＬてアサー卜され続け
ているので、ＤＣＥ（８）はこの信号を読取り、データ
２をＤ　Ｔ　Ｅ　（５）のレベル変換回路（３）に送信
する。

すると、通信コントロール回路（２）はレベル変換回路
（３）より出力されたＲＸＤ信号（１１）のデタ２を受
信レジスタに書込み、並列データ（２ａ）に変換する。

このとき、マイクロコンピュータ（１）に高次の割込み
が発生したとすれば、高次の割込みルーチンを実行する
ので、ＲＸＲＤＹ信号（ｌ３）を検知せず、受信レジス
タのデータ（２ａ）を読込まない。

しかし、ＤＴＲ信号（１２）はＬにアサー卜され続けて
いるため、Ｄ　Ｃ　Ｅ　（８）はＤ　Ｔ　Ｅ　（５）が
受信する用意が出来ているとして、データ３を送信する
。

すると、受信レジスタにオーバーライトされ受信エラー
となる。この問題を解決するためには、高次の割込み処
理ルーチンの中でＤＴＲをネゲートすることが考えられ
るが、これはソフト的に煩雑であり、またデータ３の受
信を阻止する間に合うタイミングで出来る保証はない。

あるいは、高次の割込み処理ルーチンを極力短くすると
同時に、直列通信の転送レートを充分に遅くすることで
、受信エラーを防ぐことも考えられるが、これはソフト
ウエアのプログラムに大きな制限を加え、さらに転送レ
ートを犠牲にすることになる。

［発明が解決しようとする課題］ 上記のような従来の直列データ通信の制御装置では、マ
イクロプロセッサが高次の割込みを検知すると高次の割
込みルーチンになるため、次のデ一夕を受信したことを
知らせる割込み信号（ＲＸＲＤＹ）を通信コントロール
回路が発生しても、検知せず、受信エラーとなるという
問題点がありた。

この発明は、かかる問題点を解決するためになされたも
ので、通信コントロール回路から割込み信号を検知し、
ソフトウエアの負担及び転送レートの犠牲なしにＤＣＥ
からのデータを確実に受信ができる直列データ通信の制
御装置を得ることを目的とする。

［課題を解決するための手段コ この発明に係るデータ端末通信装置は、マイクロコンビ
ュータが読込み可能状態のときに受信許可信号を送信側
に出力し、受信した直列データを並列データに変換した
後に、直列データを受信したことを知らせる割込み信号
をアクティブにして出力し、マイクロコンピュータが前
記並列データを読込んだことを確認して前記割込み信号
をノンアクティブにする通信コントロール装置において
、割込み信号及び受信許可信号を入力し、割込み信号が
アクティブになっている間は受信許可信号をノンアクテ
ィブにして送信側に出力する制御装置を備えたものであ
る。

［作用］ この発明においては、ＤＴＥがＤＣＥよりデータを受信
すると通信コントロール回路がデータを受信したことを
知らせる割込み信号をアクティブにする。すると、制御
装置は割込み信号がアクティブになっている間は受信許
可信号をノンアクティブにして送信側から直列データを
送信させず、そしてマイクロコンピュータが並列データ
を読込んだ後に通信コントロール装置が割込み信号をノ
ンアクティブにすると、制御装置が受信許可信号をアク
ティブにするので、送信側は直列データを送信する。

［実施例］ 第１図はこの発明の一実施例を示す直列データシステム
の概略構成図であり、（１）〜（８）は上記ｉＪ４図と
同様なものであり、（７）はＲＸＲＤＹ信号（１３）及
び通信コントロール回路（２）からのＤＴ？信号（１２
）を入力し、後述するＤＴＲ信号（１４）をレベル変換
回路（３）に出力する制御回路である。

第２図は本発明の動作を説明するタイミングチャートで
ある。

図において、（１１）〜（ｌ７）は（１４）を除き第５
図のタイミングチャートと同様なものであり、（１４）
は通信コント白一ル回路（２）から出力されるＤＴＲ信
号（ｌ２）とＲＸＲＤＹ信号（１３）に基づいて反転さ
せ、ＤＴＥ（Ｓ）が受信する用意ができていること■２ を示す信号（以下ＤＴＲ信号という）である。

上記のように構成された直列データ通信装置について第
１図及び第２図を用いて以下に説明する。

Ｄ　Ｔ　Ｅ　（５）から送信する場合は従来例の説明と
同様であるので、その説明を省略する。

Ｄ　Ｃ　Ｅ　（６）からデータを受信する場合には例え
ば、マイクロコンピュータ（１）が受信可の状態である
とすれば、通信コントロール回路（２）ハＤＴＲ信号（
１２）をアサー卜する。

このＤＴＲ信号（ｌ２）は制御回路（７）に出力されて
おり、この回路は以下に説明する回路に構成さ？ている
。

第３図は制御回路（７）の構成図であり、図において、
（７ａ）はＤＴＲ信号（ｌ２）を入力し、反転させる負
論理のインバータ、（７ｂ》はＲＸＲＤＹ信号（ｌ３）
及びインバータ（１０）の出力信号を入力するＮＡＮＤ
である。

上記のように構成された制御回路（７）のインバータ（
７ａ）にＤＴＲ信号（ｌ２）及びＮＡＮＤ（γｂ）にＲ
ＸＲＤＹ信号（ｌ３）を入力すると、初めは、通信コン
トロール回路（２）が直列データをＤ　Ｃ　Ｅ　（６）
より受信してないので、第２図に示すようにＲＸＲＤＹ
信号（１３）はＨのままであり、一方、ＤＴＲ信号（　
１　２　）．はＬのままなので、制御回路（７）の出力
の■ｉ ＤＴＲ信号（ｌ４）はＬとなる。

■１ このＩ）ＴＲ信号（ｌ４）をレベル変換回路（３）を介
して、Ｄ　Ｃ　Ｅ　（６）に出力する。

すると、Ｄ　Ｃ　Ｅ　（８）はＤ　Ｔ　Ｅ　（５）が直
列データ受信する用意ができたと判断し、データ１をＲ
ｘｐ信号としてレベル変換回路（３）に出力する。レベ
ル変換回路（３）がＲｘＤ信号（１ｌ）をレベル変換？
たとすれば、通信コントロール回路（２）はデータ１を
受信レジスタに書込み、それを並列に変換してデータ（
１ａ）とした後に、データ１を受信したことを知らせる
信号であるＲＸＲＤＹ信号（ｌ３）をＬにしてアサー卜
し、ＯＲ回路（４）に出力する。

このとき、制御回路（７）のＤ　Ｔ　Ｒ’信号（ｌ４）
はＨとなり、ノンアクティブであるのでＤ　Ｃ　Ｅ　（
６）はデータをＤ　Ｔ　Ｅ　（５）に送らない。

ＯＲ回路（４）の出力がＬになると、マイクロコンピュ
ータ（１）は、割込み信号が入力されたとし、ＣＥ信号
（１Ｂ）をＬにして受信レジスタのデータ（１ａ）を読
込む。

ＣＥ信号（ｌ６）がＬからＨになると、通信コントロー
ル回路（２）はマイクロコンピュータ（１）がデータ（
１ａ）の読込みが終了したとして、ＲｘＲＤＹ信号（１
３）をＨにする。このとき、制御回路（７）の■７ 出力信号であるＤＴＲ信号（ｌ４）は、Ｌてアクティブ
となる。

すると、ＤＴＲノ信号（１４）をＤ　Ｃ　Ｅ　（６）は
読取り、データ２をＤ　Ｔ　Ｅ　（５）のレベル変換回
路（３）に送信し、上記の説明と同様な処理を実行して
、データ２を受信レジスタに書込み、並列データ（２ａ
）に変換する。

このとき、従来例と同様にマイクロコンピュータ（１）
に高次の割込みが発生したとすれば、マイクロコンピュ
ータ（１）はＲｘＲＤＹ信号（ｌ３）を検知できず、受
信レジスタのデータ（２ａ）を読込まないＯ しかし通信コントロール回路（２）はデータ２を受信し
ているので、ＲＸＲＤＹ信号（１３）をＬにアサー卜し
ている。また、制御回路（７）は上記で説ノ 明した第３図の構成になっているので、ＤＴＲ信号（ｌ
４）はＨになり、Ｄ　Ｔ　Ｅ　（５）が受信する用意が
出来ていないとする。

したがって、Ｄ　Ｃ　Ｅ　（６）はデータ３をＤ　Ｔ　
Ｅ　（５）のレベル回路（３）に送信しない。

次に、マイクロコンピュータ（１）が高次割込みルーチ
ンを終了したとすれば、ＲｘＲＤＹ信号（ｌ３）を検知
し、ＣＥ信号（１Ｂ）をＬにして、受信レジスタのデー
タ（２ａ）を読込み、ＣＥ信号（１６）がしからＨにな
ると、通信コントロール回路（２）はマイクロコンピュ
ータ（１）がデータ（２ａ）の読込みが終了したとして
、ＲＸＲＤＹ信号（１３）をＨにする。

これに伴い、制御回路（７）の出力信号であるｔ）Ｔ一
ｌ Ｒ信号（ｌ４）は、Ｌにアサー卜される。そして、こデ
ータ３をレベル変換回路（３）に送信するので、受信レ
ジスタのオーバーライトはおこらず、受信エラーは発生
しない。

［発明の効果］ 以上のようにこの発明によれば、制御装置がデータを受
信したことを知らせる割込み信号がノンアクティブにな
ったときに受信許可信号をアクティブにすることにより
、マイクロコンピュータが読込み可能状態になるまで送
信側から直列データを送信できないようにしたので、ソ
フトウェアの負担及び転送レートの犠牲なしに、マイク
ロコンピュータに送信側の全ての直列データを確実に読
込みさせることが可能となるという効果が得られている
。

【図面の簡単な説明】

第１図はこの発明の一実施例を示す直列データシステム
の概略構成図、第２図は本発明の動作を説明するタイミ
ングチャート、第３図は制御回路（７）の構成図、第４
図は従来の直列データ通信システムの概略構成図、第５
図は従来の動作を説明するタイミングチャートである。 図において、（１）はマイクロコンピュータ、（２）は
通信コントロール回路、（３）はレベル変換回路、（４
〉は負論理のＯＲ回路、（５）はデータターミナルイン
クウィブメント（ＤＴＥという）、（７）はデータコミ
ュニケーションイクウィブメント（ＤＣＥという）　、
（７ａ）は負論理のインバータ、（７ｂ）はＮＡＮＤ，
（ｋｌ）は直列受信データ（ＲＸＤ信号という）　、（
１２）はＤＴＲ信号、（１３）はＲＸＲＤＹ信号、（１
５）は受信レジスタの中身、（１Ｂ）はチップ選択コマ
ンド（ＣＥ信号という）　、（１７）はマイクロコンピ
ュータ（１）の状態、（１４）はＤＴＲ信号である。 代理人　弁理士　佐々木　宗　治

Claims (1)

【特許請求の範囲】
1. （１）マイクロコンピュータが読込み可能状態のときに
   受信許可信号を送信側に出力し、受信した直列データを
   並列データに変換した後に、前記直列データを受信した
   ことを知らせる割込み信号をアクティブにして出力し、
   前記マイクロコンピュータが前記並列データを読込んだ
   ことを確認して前記割込み信号をノンアクティブにする
   通信コントロール装置において、 前記割込み信号及び受信許可信号を入力し、前記割込み
   信号がアクティブになっている間は前記受信許可信号を
   ノンアクティブにして前記送信側に出力する制御装置を
   備えたことを特徴とするデータ端末通信装置。