JPH02294142A - 割込みサービス装置 - Google Patents
割込みサービス装置Info
- Publication number
- JPH02294142A JPH02294142A JP2080592A JP8059290A JPH02294142A JP H02294142 A JPH02294142 A JP H02294142A JP 2080592 A JP2080592 A JP 2080592A JP 8059290 A JP8059290 A JP 8059290A JP H02294142 A JPH02294142 A JP H02294142A
- Authority
- JP
- Japan
- Prior art keywords
- microprocessor
- clock signal
- clock
- interrupt
- peripheral device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/32—Means for saving power
- G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
- G06F1/3206—Monitoring of events, devices or parameters that trigger a change in power modality
- G06F1/3215—Monitoring of peripheral devices
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/26—Power supply means, e.g. regulation thereof
- G06F1/32—Means for saving power
- G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
- G06F1/3234—Power saving characterised by the action undertaken
- G06F1/324—Power saving characterised by the action undertaken by lowering clock frequency
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/20—Handling requests for interconnection or transfer for access to input/output bus
- G06F13/24—Handling requests for interconnection or transfer for access to input/output bus using interrupt
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04M—TELEPHONIC COMMUNICATION
- H04M1/00—Substation equipment, e.g. for use by subscribers
- H04M1/253—Telephone sets using digital voice transmission
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Signal Processing (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
- Communication Control (AREA)
- Telephone Function (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
発明の分野
この発明は、マイクロプロセッサクロックの速度のハー
ドウェア変更に関するものである。詳述すれば、この発
明は、マイクロプロセッサによる割込みの高速サービス
のためにマイクロブロセッサクロックの速度を増加させ
るハードウエア変更に関するものである。
ドウェア変更に関するものである。詳述すれば、この発
明は、マイクロプロセッサによる割込みの高速サービス
のためにマイクロブロセッサクロックの速度を増加させ
るハードウエア変更に関するものである。
発明の背景
総合サービスデジタル網（ＩＳＤＮ）の電話は、中央局
のスイッチに接続される。そのようなシステムの電話は
マイクロプロセッサと、データインターフェイスと、オ
ーディオインターフエイスとを含む。中央局は、ＣＣＴ
ＴＴ １．４３０推薦によって規定されるように、も
し、電話が制限されたモードで動作するとすれば、電話
に非常に少量の電力を与える。この推薦は電話のような
端末装置は電力供給ラインから最大の３８０ｍＷを抽出
できると特定する。
のスイッチに接続される。そのようなシステムの電話は
マイクロプロセッサと、データインターフェイスと、オ
ーディオインターフエイスとを含む。中央局は、ＣＣＴ
ＴＴ １．４３０推薦によって規定されるように、も
し、電話が制限されたモードで動作するとすれば、電話
に非常に少量の電力を与える。この推薦は電話のような
端末装置は電力供給ラインから最大の３８０ｍＷを抽出
できると特定する。
第１図は、たとえば、固定クロック信号を受ける、電話
でのマイクロプロセッサ１０および周辺装置１２を図示
する略図である。マイクロプロセッサ１０は周辺装置１
２に対してデータの書込みおよび読み出しをする。この
アプローチは実現するのに簡単であるが、マイクロプロ
セッサ１０は話中でないときにより少ない電力を消費す
るわけではない。
でのマイクロプロセッサ１０および周辺装置１２を図示
する略図である。マイクロプロセッサ１０は周辺装置１
２に対してデータの書込みおよび読み出しをする。この
アプローチは実現するのに簡単であるが、マイクロプロ
セッサ１０は話中でないときにより少ない電力を消費す
るわけではない。
第２図は、たとえば、電話における内部クロック分割器
１４を有するマイクロプロセッサ１０および周辺装置１
２を図示する略図である。内部クロック分割器１４はク
ロック信号の速度を変化させるためにマイクロプロセッ
サ１０によって再プログラムされる。電力消費は低減さ
れるがマイクロプロセッサ１０は割込みイベントに応答
してクロックの速度を増加させるのに時間がかかる。こ
の応答時間または待ち時間は非常に低いクロック速度の
プログラミングを妨げる。
１４を有するマイクロプロセッサ１０および周辺装置１
２を図示する略図である。内部クロック分割器１４はク
ロック信号の速度を変化させるためにマイクロプロセッ
サ１０によって再プログラムされる。電力消費は低減さ
れるがマイクロプロセッサ１０は割込みイベントに応答
してクロックの速度を増加させるのに時間がかかる。こ
の応答時間または待ち時間は非常に低いクロック速度の
プログラミングを妨げる。
第３図は、たとえば、電話で停止可能なクロック１６を
有するマイクロプロセッサ１０および周辺装置１２を図
示する略図である。マイクロプロセッサ１０はクロック
信号を完全に停止するようにプログラムされることがで
きる。電力消費は低減されるがマイクロプロセッサ１０
はそのクロックがオフだから何の仕事もできない。
有するマイクロプロセッサ１０および周辺装置１２を図
示する略図である。マイクロプロセッサ１０はクロック
信号を完全に停止するようにプログラムされることがで
きる。電力消費は低減されるがマイクロプロセッサ１０
はそのクロックがオフだから何の仕事もできない。
第４図は、マイクロプロセッサ１０と、内部クロック発
振器を含む周辺装置１２とを図示する略図である。マイ
クロプロセッサ１０のためのクロック信号はマイクロプ
ロセッサ１０の制御の下でクロック分割器１８を含む周
辺装置１２からくる。
振器を含む周辺装置１２とを図示する略図である。マイ
クロプロセッサ１０のためのクロック信号はマイクロプ
ロセッサ１０の制御の下でクロック分割器１８を含む周
辺装置１２からくる。
電力消費は低減されるが待ち時間はマイクロプロセッサ
１０が非常に低いクロック速度になるのを妨げる。
１０が非常に低いクロック速度になるのを妨げる。
第５図は、電話の呼び出しを受けるときに典型的なＩＳ
ＤＮ電話の周辺装置からの割込みをサービスするための
第４図のアプローチを図示する。
ＤＮ電話の周辺装置からの割込みをサービスするための
第４図のアプローチを図示する。
コール・セットアップ・パケットは情報のビットを含み
、かつたとえば入来する呼出しを表わす。
、かつたとえば入来する呼出しを表わす。
いったんパケットがＤチャネルによって時間ＴＯで送ら
れると電話は鳴らされなければならない。
れると電話は鳴らされなければならない。
しかしながら、電話の鳴り響きは電話用に特定された少
量の電力の多くを消費する。電話を鳴らすときの電力の
消費を補償するために電話のマイクロプロセッサクロッ
クの速度は低減される、なぜならば、そのクロック速度
が低減するとき、マイクロプロセッサによる電力の消費
が低減するからである。マイクロプロセッサはオフにさ
れないが、呼出し信号のタイミングを制御するために、
かっＤチャネルに起こるイベントに対しリアルタイムで
応答するために十分な低い速度へ低減される。
量の電力の多くを消費する。電話を鳴らすときの電力の
消費を補償するために電話のマイクロプロセッサクロッ
クの速度は低減される、なぜならば、そのクロック速度
が低減するとき、マイクロプロセッサによる電力の消費
が低減するからである。マイクロプロセッサはオフにさ
れないが、呼出し信号のタイミングを制御するために、
かっＤチャネルに起こるイベントに対しリアルタイムで
応答するために十分な低い速度へ低減される。
周辺装置は中央局からパケットを受けると同時に時間Ｔ
１でマイクロプロセッサへの割込みを発生する。それか
ら時間Ｔ２でマイクロプロセッサは、内部割込みサービ
スルーチンを行ない、かつ割込みの理由を識別すること
によって、低速度のクロック信号で割込みをサービスし
始める。マイクロプロセッサは割込みを識別した後、た
とえば、マイクロプロセッサクロックの速度を制御する
レジスタに書込み、かつパケットを処理するためにその
クロックをスピードアップする。マイクロプロセッサク
ロックの速度を制御するためのレジスタはマイクロプロ
セッサの中にまたは周辺装置の中に配置されることがで
きる。
１でマイクロプロセッサへの割込みを発生する。それか
ら時間Ｔ２でマイクロプロセッサは、内部割込みサービ
スルーチンを行ない、かつ割込みの理由を識別すること
によって、低速度のクロック信号で割込みをサービスし
始める。マイクロプロセッサは割込みを識別した後、た
とえば、マイクロプロセッサクロックの速度を制御する
レジスタに書込み、かつパケットを処理するためにその
クロックをスピードアップする。マイクロプロセッサク
ロックの速度を制御するためのレジスタはマイクロプロ
セッサの中にまたは周辺装置の中に配置されることがで
きる。
パケットを受ける電話のマイクロプロセッサクロックは
、パケットを処理するために高いクロック速度に増加し
なくてはならない。時間Ｔ３でマイクロプロセッサは周
辺装置のバッファからのデ−タバイトを読み取ることに
よってパケットを処理し始める。マイクロプロセッサが
割込みに応答するのに要する時間はどの程度遅くマイク
ロプロセッサクロックが動くことができるか、かつ、し
たがって、電力消費がどの程度浪費されないかを制限す
る、なぜならばマイクロプロセッサクロックの速度が増
加させられ得る前に割込みをサービスすることに時間が
使われるからである。
、パケットを処理するために高いクロック速度に増加し
なくてはならない。時間Ｔ３でマイクロプロセッサは周
辺装置のバッファからのデ−タバイトを読み取ることに
よってパケットを処理し始める。マイクロプロセッサが
割込みに応答するのに要する時間はどの程度遅くマイク
ロプロセッサクロックが動くことができるか、かつ、し
たがって、電力消費がどの程度浪費されないかを制限す
る、なぜならばマイクロプロセッサクロックの速度が増
加させられ得る前に割込みをサービスすることに時間が
使われるからである。
発明の概要
この発明は、第１の周波数を有する第１のクロック信号
を発生するための手段と、第１のクロック信号を受け、
かつ第１のクロック信号の周波数でデータを処理するた
めの処理手段とを含む装置に関するものである。装置は
また処理手段の割込みを発生するための手段と、第１の
クロック信号より高い第２の周波数を有する第２のクロ
ック信号を発生し、かつ第２のクロック信号を処理手段
に送る手段とを含み、その結果処理手段が第２のクロッ
ク信号の周波数で割込みをサービスする。
を発生するための手段と、第１のクロック信号を受け、
かつ第１のクロック信号の周波数でデータを処理するた
めの処理手段とを含む装置に関するものである。装置は
また処理手段の割込みを発生するための手段と、第１の
クロック信号より高い第２の周波数を有する第２のクロ
ック信号を発生し、かつ第２のクロック信号を処理手段
に送る手段とを含み、その結果処理手段が第２のクロッ
ク信号の周波数で割込みをサービスする。
−実施例において、データのパケットが中央局スイッチ
から加入者電話に達するとき、周辺装置は加入者電話の
マイクロプロセッサへ割込みを発生し、かつマイクロプ
ロセッサへのクロック信号の速度を増加させる。マイク
ロプロセッサは、割込みを速くサービスし、かつ周辺装
置の受信レジスタからデータバイトを読み取るためによ
り高い速度のクロック信号を使用する。
から加入者電話に達するとき、周辺装置は加入者電話の
マイクロプロセッサへ割込みを発生し、かつマイクロプ
ロセッサへのクロック信号の速度を増加させる。マイク
ロプロセッサは、割込みを速くサービスし、かつ周辺装
置の受信レジスタからデータバイトを読み取るためによ
り高い速度のクロック信号を使用する。
発明の詳細な説明
第６図は、この発明を図示する略図である。マイクロプ
ロセッサ１０はＡｍ７９Ｃ３０Ａデジタル加入者制御装
置のようなＩＳＤＮインターフェイスチップを含む周辺
装置１２から割込みおよびクロック信号を受ける。Ａｍ
７９Ｃ３０Ａはこの発明の譲受人、アドパンスト・マイ
クロ・デバイシズ（Ａｄｖａｎｃｅｄ Ｍｉｃｒｏ
Ｄｅｖｉｃｅｓ）の製品である。マイクロプロセッサ
１０は周辺装置１２に対しデータを読み書きする。周辺
装置１２はマイクロプロセッサ１ｏと同様に周辺装置１
２の制御のもとにあるクロック分割器２０を含む。周辺
装置１２がサービスを必要とするイベントを検出すると
き、周辺装置１２は自動的１５マイクロプロセッサ１０
へのクロック信号をスピードアップする〇 第７図は、周辺装置によってマイクロプロセッサへ送ら
れる割込みをより速くサービスするための、この発明に
従ったアプローチを図示する。この発明によると、予備
レジスタはマイクロプロセッサへのクロック信号の速度
を制御する。
ロセッサ１０はＡｍ７９Ｃ３０Ａデジタル加入者制御装
置のようなＩＳＤＮインターフェイスチップを含む周辺
装置１２から割込みおよびクロック信号を受ける。Ａｍ
７９Ｃ３０Ａはこの発明の譲受人、アドパンスト・マイ
クロ・デバイシズ（Ａｄｖａｎｃｅｄ Ｍｉｃｒｏ
Ｄｅｖｉｃｅｓ）の製品である。マイクロプロセッサ
１０は周辺装置１２に対しデータを読み書きする。周辺
装置１２はマイクロプロセッサ１ｏと同様に周辺装置１
２の制御のもとにあるクロック分割器２０を含む。周辺
装置１２がサービスを必要とするイベントを検出すると
き、周辺装置１２は自動的１５マイクロプロセッサ１０
へのクロック信号をスピードアップする〇 第７図は、周辺装置によってマイクロプロセッサへ送ら
れる割込みをより速くサービスするための、この発明に
従ったアプローチを図示する。この発明によると、予備
レジスタはマイクロプロセッサへのクロック信号の速度
を制御する。
周辺装置はたとえば、パケットが中央局から到着する時
間Ｔ１でマイクロプロセッサへの割込みを発生する。周
辺装置は同時にマイクロプロセッサへのクロックの速度
を増加させる。この発明によると、マイクロプロセッサ
は先行技術のアプローチの低速度クロック信号の代わり
に高速度クロック信号を使う割込みを識別する。マイク
ロプロセッサは高速度クロック信号を使用して時間Ｔ３
でもパケットを処理する。それから、マイクロプロセッ
サは電力を浪費しないために周辺装置にクロックをより
低い周波数へ低減させるように命令する。
間Ｔ１でマイクロプロセッサへの割込みを発生する。周
辺装置は同時にマイクロプロセッサへのクロックの速度
を増加させる。この発明によると、マイクロプロセッサ
は先行技術のアプローチの低速度クロック信号の代わり
に高速度クロック信号を使う割込みを識別する。マイク
ロプロセッサは高速度クロック信号を使用して時間Ｔ３
でもパケットを処理する。それから、マイクロプロセッ
サは電力を浪費しないために周辺装置にクロックをより
低い周波数へ低減させるように命令する。
特定の実施例では、予備レジスタはマイクロプロセッサ
によってプログラムされる８ビットレジスタを含み、か
゛つマイクロプロセッサクロックが低速度で、または高
速度で動作するかどうかを決定する。予備レジスタをリ
セットすると、このレジスタの内容はマイクロプロセッ
サによって無視され、かつマイクロプロセッサクロック
は６．１４ ４ Ｍ Ｈ ｚの高速度で動作するのをデ
ホルトし、割込みをサービスし、かつそれからたとえば
Ｔ３でパケットを処理する。予備レジスタは変更データ
が予備レジスタに書込みされるまでマイクロプロセッサ
の動作に影響を及ぼさない。
によってプログラムされる８ビットレジスタを含み、か
゛つマイクロプロセッサクロックが低速度で、または高
速度で動作するかどうかを決定する。予備レジスタをリ
セットすると、このレジスタの内容はマイクロプロセッ
サによって無視され、かつマイクロプロセッサクロック
は６．１４ ４ Ｍ Ｈ ｚの高速度で動作するのをデ
ホルトし、割込みをサービスし、かつそれからたとえば
Ｔ３でパケットを処理する。予備レジスタは変更データ
が予備レジスタに書込みされるまでマイクロプロセッサ
の動作に影響を及ぼさない。
第８図は、予備レジスタを図示する。レジスタは情報を
記憶するために、分割器、バッファまたは他の装置を含
むことができる。ＲＣＤＥ２とＲＣＤＥ１とＲＣＤＥＯ
とは読取り専用ビットである。これらの読取り専用ビッ
トは０，０．１にセットされ、ハードウェア修正コード
を表わす。ＲＥＳは論理０に書込みされなくてはならな
い予約ビットである。ＡＳＵＰは自動スピードアップイ
ネーブルビットである。ＭＣＬＫ２−０はより遅いクロ
ック周波数をセットするのに使用される。
記憶するために、分割器、バッファまたは他の装置を含
むことができる。ＲＣＤＥ２とＲＣＤＥ１とＲＣＤＥＯ
とは読取り専用ビットである。これらの読取り専用ビッ
トは０，０．１にセットされ、ハードウェア修正コード
を表わす。ＲＥＳは論理０に書込みされなくてはならな
い予約ビットである。ＡＳＵＰは自動スピードアップイ
ネーブルビットである。ＭＣＬＫ２−０はより遅いクロ
ック周波数をセットするのに使用される。
マイクロプロセッサはこの発明にしたがって自動スピー
ドアップオプションを能動化するために予備レジスタに
語を書込む。
ドアップオプションを能動化するために予備レジスタに
語を書込む。
もし、受信ＦＩＦＯ（先入れ先比し）レジスタのしきい
値がデジタル加入者制御装置において超えられると、制
御装置はマイクロプロセッサに割込みを送り、かつ同時
にＡＳＵＰローをＯヘセットし、そのことはＭＣＬＫ２
−０をクリアする。
値がデジタル加入者制御装置において超えられると、制
御装置はマイクロプロセッサに割込みを送り、かつ同時
にＡＳＵＰローをＯヘセットし、そのことはＭＣＬＫ２
−０をクリアする。
もし、ＡＳＵＰがローで、かつＭＣＬＫ２−０ビットが
０．０．０にクリアされると、予備レジスタは無視され
、かつマイクロプロセッサクロックは高速度クロック信
号に対しデホルトする。マイクロプロセッサは、内部割
込みオーバーヘッドを行ない、かつ高速度クロック信号
を使って割込み理由を識別することにより、割込みをサ
ービスし始める。それから、マイクロプロセッサは高速
度クロック信号を使用する受信ＦＩＦＯレジスタからデ
ータバイトを読み取ることによってバケットを処理する
。マイクロプロセッサは、パケットの処理が完了された
ときを決定し、かつ、それからスピードアップオプショ
ンを能動化し、かつ低いクロック速度を選ぶために予備
レジスタに書き込みをする。
０．０．０にクリアされると、予備レジスタは無視され
、かつマイクロプロセッサクロックは高速度クロック信
号に対しデホルトする。マイクロプロセッサは、内部割
込みオーバーヘッドを行ない、かつ高速度クロック信号
を使って割込み理由を識別することにより、割込みをサ
ービスし始める。それから、マイクロプロセッサは高速
度クロック信号を使用する受信ＦＩＦＯレジスタからデ
ータバイトを読み取ることによってバケットを処理する
。マイクロプロセッサは、パケットの処理が完了された
ときを決定し、かつ、それからスピードアップオプショ
ンを能動化し、かつ低いクロック速度を選ぶために予備
レジスタに書き込みをする。
もし、マイクロプロセッサがＡＳＵＰビットハイを１に
セットすれば、マイクロプロセッサクロックの速度は予
備レジスタによって決定され、かついくつかの低速度の
うちの一つにとどまる。クロックの特定の低速度はビッ
トＭＣＬＫ２−０のセットによって決定される。もし、
これらのビットが０．０．１であれば、高速度クロック
信号を制御するレジスタは無効にされ、かつマイクロプ
ロセッサクロックは、たとえば１．５３６ＭＨｚにセッ
トされる。もし、これらのビットが０．１．０であれば
、その制御レジスタは無効にされ、かつマイクロプロセ
ッサクロックはたとえば７６８ＫＨｚにセットされる。
セットすれば、マイクロプロセッサクロックの速度は予
備レジスタによって決定され、かついくつかの低速度の
うちの一つにとどまる。クロックの特定の低速度はビッ
トＭＣＬＫ２−０のセットによって決定される。もし、
これらのビットが０．０．１であれば、高速度クロック
信号を制御するレジスタは無効にされ、かつマイクロプ
ロセッサクロックは、たとえば１．５３６ＭＨｚにセッ
トされる。もし、これらのビットが０．１．０であれば
、その制御レジスタは無効にされ、かつマイクロプロセ
ッサクロックはたとえば７６８ＫＨｚにセットされる。
これらのビットが０．１．１であればその制御レジスタ
は無効にされ、かつマイクロプロセッサクロックはたと
えば３８４ＫＨｚにセットされる。もし、マイクロプロ
セッサクロックがたとえば３８４ＫＨｚへ遅くされれば
、マイクロプロセッサおよび関連する内部メモリによっ
て消費される電力はデジタル加入者制御装置のために利
用可能な２３０ｍＷを残し、１０ｍＷまで低減される。
は無効にされ、かつマイクロプロセッサクロックはたと
えば３８４ＫＨｚにセットされる。もし、マイクロプロ
セッサクロックがたとえば３８４ＫＨｚへ遅くされれば
、マイクロプロセッサおよび関連する内部メモリによっ
て消費される電力はデジタル加入者制御装置のために利
用可能な２３０ｍＷを残し、１０ｍＷまで低減される。
もし、ＭＣＬＫ２−０ビットが１．０．０であれば、高
速度モードを制御するレジスタは無効にされ、かつマイ
クロプロセッサクロックは停Ｉヒされる。ビット順序１
，０．１と、１，１，Ｏと、１，１．１とは将来の使用
のために確保される。
速度モードを制御するレジスタは無効にされ、かつマイ
クロプロセッサクロックは停Ｉヒされる。ビット順序１
，０．１と、１，１，Ｏと、１，１．１とは将来の使用
のために確保される。
マイクロプロセッサクロックはデジタル加入者制御装置
の受信ＦＩＦＯレジスタのしきい値が到達され、かつデ
ジタル加入者制御装置が再び予備レジスタのＡＳＵＰを
ローにセットするまで低速度の一つで続く。ローのＡＳ
ＵＰは再びＭＣＬＫ２−０ビットをクリアする。マイク
ロプロセッサクロックは再び高速度クロック信号で割込
みをサービスするためにその高周波数に対しデホルトす
る。マイクロプロセッサは内部割込みオーバヘッドを行
ない、かつ高速クロック信号を使用して割込み理由を識
別する。
の受信ＦＩＦＯレジスタのしきい値が到達され、かつデ
ジタル加入者制御装置が再び予備レジスタのＡＳＵＰを
ローにセットするまで低速度の一つで続く。ローのＡＳ
ＵＰは再びＭＣＬＫ２−０ビットをクリアする。マイク
ロプロセッサクロックは再び高速度クロック信号で割込
みをサービスするためにその高周波数に対しデホルトす
る。マイクロプロセッサは内部割込みオーバヘッドを行
ない、かつ高速クロック信号を使用して割込み理由を識
別する。
第９図は、この発明の代替実現例の略図である。
夕ロック分割器２０はマイクロプロセッサ１０に配置さ
れることができ、かつ割込み入力はマイクロプロセッサ
クロックの速度を自動的に増加させるためにマイクロプ
ロセッサ１０に加えられることができる。マイクロプロ
セッサ１０はたとえば水晶振動子発振器から一つのクロ
ック信号を受ける。たとえばデジタル加入名制御装置を
含む周辺装置１２は、たとえば１２．２８８ＭＨｚの周
波数を有する別のク，ロック信号を受ける。周辺装置は
クロック分割器に割込みを送り、それは何のソフトウェ
ア動作を行なうこともなく、マイクロプロセッサの中の
クロック信号の速度を自動的に増加させる。
れることができ、かつ割込み入力はマイクロプロセッサ
クロックの速度を自動的に増加させるためにマイクロプ
ロセッサ１０に加えられることができる。マイクロプロ
セッサ１０はたとえば水晶振動子発振器から一つのクロ
ック信号を受ける。たとえばデジタル加入名制御装置を
含む周辺装置１２は、たとえば１２．２８８ＭＨｚの周
波数を有する別のク，ロック信号を受ける。周辺装置は
クロック分割器に割込みを送り、それは何のソフトウェ
ア動作を行なうこともなく、マイクロプロセッサの中の
クロック信号の速度を自動的に増加させる。
電話システムの応用が説明されてきたが、この発明は電
話システムに制限されない。この発明はその中で周波数
がマイクロプロセッサに割込みを送り、かつマイクロプ
ロセッサの速度を決定するモー夕制御システムのような
他の応用を有する。
話システムに制限されない。この発明はその中で周波数
がマイクロプロセッサに割込みを送り、かつマイクロプ
ロセッサの速度を決定するモー夕制御システムのような
他の応用を有する。
第１図は、固定クロック周波数を有するマイクロプロセ
ッサおよび周辺装置を図示する略図である。 第２図は、内部クロック分割器を６するマイクロプロセ
ッサおよび周辺装置を図示する略図である。 第３図は、停止可能なクロックを存するマイクロプロセ
ッサおよび周辺装置を図示する略図である。 第４図は、マイクロプロセッサと内部クロック分割器を
伴う周辺装置とを図示する略図である。 第５図は、周辺装置からの割込みをサービスするために
第４図の装置を使用するアプローチを図示する。 第６図は、この発明を図示する略図である。 第７図は、周辺装置からの割込みをより速くサービスす
るためのこの発明に従ったアプローチを図示する。 第８図は、この発明に従ってマイクロプロセッサクロッ
クの速度を決定するためのレジスタの動作を図示する。 第９図は、この発明の代替実現例の略図である。 図において、１０はマイクロプロセッサ、１２は周辺装
置、１４は内部クロック分割器、１６は停止可能なクロ
ック、１８および２０はクロック分割器である。 特許出願人 アドパンスト・マイクロ・元パイＦ工Ｇ
５ 一２５０−
ッサおよび周辺装置を図示する略図である。 第２図は、内部クロック分割器を６するマイクロプロセ
ッサおよび周辺装置を図示する略図である。 第３図は、停止可能なクロックを存するマイクロプロセ
ッサおよび周辺装置を図示する略図である。 第４図は、マイクロプロセッサと内部クロック分割器を
伴う周辺装置とを図示する略図である。 第５図は、周辺装置からの割込みをサービスするために
第４図の装置を使用するアプローチを図示する。 第６図は、この発明を図示する略図である。 第７図は、周辺装置からの割込みをより速くサービスす
るためのこの発明に従ったアプローチを図示する。 第８図は、この発明に従ってマイクロプロセッサクロッ
クの速度を決定するためのレジスタの動作を図示する。 第９図は、この発明の代替実現例の略図である。 図において、１０はマイクロプロセッサ、１２は周辺装
置、１４は内部クロック分割器、１６は停止可能なクロ
ック、１８および２０はクロック分割器である。 特許出願人 アドパンスト・マイクロ・元パイＦ工Ｇ
５ 一２５０−
Claims (11)
- （１）第１の周波数を有する第１のクロック信号を発生
させるための手段と、 第１のクロック信号を受け、かつ第１のクロック信号の
周波数でデータを処理するための処理手段と、 処理手段の割込みを発生させるための手段と、第１のク
ロック信号より高い第２の周波数を有する第２のクロッ
ク信号を発生させ、かつ第２のクロック信号を処理手段
へ送るための手段とを含み、 処理手段が第２のクロック信号の周波数で割込みをサー
ビスする、割込みサービス装置。 - （２）割込みを発生させるための手段が割込みと同時に
第２のクロック信号を発生させるための手段を含む、請
求項１記載の装置。 - （３）第２のクロック信号を発生させるための手段がデ
ータを記憶するための手段を含み、前記処理手段もまた
前記記憶するための手段へデータを書込むための手段を
含む、請求項２記載の装置。 - （４）前記割込みを発生させるための手段がＩＳＤＮイ
ンターフェイスチップを含む、請求項３記載の装置。 - （５）ＩＳＤＮインターフェイスチップがしきい値を有
する少なくとも一つの先入れ先出しレジスタを含み、イ
ンターフェイスチップは、もししきい値が超えられたと
すれば、処理手段に割込みを発生する、請求項４記載の
装置。 - （６）割込みと同時に第２のクロック信号を発生させる
ための前記手段が処理手段に配置される、請求項５記載
の装置。 - （７）前記記憶するための手段が第２のクロック信号を
能動化する第２のレジスタを含む、請求項６記載の装置
。 - （８）前記第２のレジスタが、先入れ先出しレジスタの
しきい値が超えられた場合、デジタル加入者制御装置が
クリアし、かつ第２の周波数を決定するためにマイクロ
プロセッサがセットするビットを含む、請求項７記載の
装置。 - （９）割込みと同時に第２のクロック信号を発生させる
ための前記手段が周辺装置に配置される、請求項５記載
の装置。 - （１０）記憶するための前記手段が第２のクロック信号
を能動化する第２のレジスタを含む、請求項９記載の装
置。。 - （１１）第２のレジスタが、先入れ先出しレジスタのし
きい値が超えられた場合、デジタル加入者制御装置がク
リアし、かつ第２の周波数を決定するためにマイクロプ
ロセッサがセットするビットを含む、請求項１０記載の
装置。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US334,134 | 1981-12-24 | ||
| US33413489A | 1989-04-06 | 1989-04-06 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02294142A true JPH02294142A (ja) | 1990-12-05 |
Family
ID=23305741
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2080592A Pending JPH02294142A (ja) | 1989-04-06 | 1990-03-28 | 割込みサービス装置 |
Country Status (2)
| Country | Link |
|---|---|
| EP (1) | EP0391543A3 (ja) |
| JP (1) | JPH02294142A (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE69125567T2 (de) * | 1990-10-18 | 1997-08-21 | Seiko Epson Corp | Informationsverarbeitungsvorrichtung für die Sicherung und Wiederherstellung von Daten |
| JP3193039B2 (ja) * | 1990-11-20 | 2001-07-30 | キヤノン株式会社 | 電子装置及び情報処理方法 |
| EP0708406B1 (en) * | 1994-10-19 | 2001-09-12 | Advanced Micro Devices, Inc. | Integrated processor systems for portable information devices |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4254475A (en) * | 1979-03-12 | 1981-03-03 | Raytheon Company | Microprocessor having dual frequency clock |
| GB2194082A (en) * | 1986-08-18 | 1988-02-24 | Philips Nv | Data processing apparatus with energy saving clocking device |
-
1990
- 1990-03-09 EP EP19900302546 patent/EP0391543A3/en not_active Withdrawn
- 1990-03-28 JP JP2080592A patent/JPH02294142A/ja active Pending
Also Published As
| Publication number | Publication date |
|---|---|
| EP0391543A2 (en) | 1990-10-10 |
| EP0391543A3 (en) | 1992-10-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5802351A (en) | Data interface | |
| KR100682417B1 (ko) | 무선 핸드헬드 멀티미디어 디바이스를 지원하기 위한 집적프로세서 플랫폼 | |
| EP1428131B1 (en) | Multiple channel interface for communications between devices | |
| US7054986B2 (en) | Programmable CPU/interface buffer structure using dual port RAM | |
| JPH11513158A (ja) | 並列パケット化されたモジュール間調停高速制御およびデータバス | |
| US5872993A (en) | Communications system with multiple, simultaneous accesses to a memory | |
| US6061411A (en) | Method and apparatus for synchronizing a serial bus clock to a serial bus function clock | |
| US6029239A (en) | Configuring a communications system with a configurable data transfer architecture | |
| US5572684A (en) | IEEE 488 interface and message handling method | |
| JPH0675680A (ja) | キーパッドスキャナ機構およびキーパッドを走査するための方法 | |
| JPH04251362A (ja) | 適応ダイレクトメモリアクセス方法およびそのコントローラ | |
| US6735657B1 (en) | Method and apparatus for connecting two-wire serial interface and single-wire serial interface with high transmission speed | |
| US6012136A (en) | Communications system with a configurable data transfer architecture | |
| US5680401A (en) | Method and apparatus for asynchronously segmenting packets of multiple channels into ATM cells | |
| JPH02294142A (ja) | 割込みサービス装置 | |
| EP0419750A1 (en) | Distribution mechanism for establishing communications between user interfaces of a communication system | |
| CN101438245B (zh) | 网络上事件发生顺序的管理 | |
| AU710267B2 (en) | Handling interrupts in a synchronous environment | |
| US6178462B1 (en) | Protocol for using a PCI interface for connecting networks | |
| KR100756091B1 (ko) | 디지털 코드리스 통신 시스템의 단말기, 이러한 시스템의 단말기용 제어 유닛 및 이러한 제어 유닛을 위한 방법 | |
| CN101052937B (zh) | 从数据队列中丢弃部分接收的消息 | |
| US6490676B1 (en) | Method and apparatus for protecting against failures due to data unavailability in real-time data processing | |
| CN100383770C (zh) | 一种基于主从通信方式的主节点链路层优化方法 | |
| JP2910746B2 (ja) | トラフィックシェーピング方法および装置 | |
| KR100382474B1 (ko) | 이동 통신 시스템의 셀렉터/보코더 및 그를 이용한 데이터처리방법 |