JPH0229462Y2 - - Google Patents
Info
- Publication number
- JPH0229462Y2 JPH0229462Y2 JP15760982U JP15760982U JPH0229462Y2 JP H0229462 Y2 JPH0229462 Y2 JP H0229462Y2 JP 15760982 U JP15760982 U JP 15760982U JP 15760982 U JP15760982 U JP 15760982U JP H0229462 Y2 JPH0229462 Y2 JP H0229462Y2
- Authority
- JP
- Japan
- Prior art keywords
- resistor
- operational amplifier
- input terminal
- vin
- output terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000010586 diagram Methods 0.000 description 7
- 230000000694 effects Effects 0.000 description 2
- 229920006395 saturated elastomer Polymers 0.000 description 1
Landscapes
- Measurement Of Current Or Voltage (AREA)
- Rectifiers (AREA)
Description
【考案の詳細な説明】
本考案は演算増幅器（以下オペアンプという）
を用いた全波整流回路に関する。
を用いた全波整流回路に関する。
従来のこの種の全波整流回路としては、例えば
第１図に示すようなものがある。第１図におい
て、半波整流回路として動作するオペアンプ１の
非反転入力端子TR1は接地され、その反転入力端
子TM1は抵抗２を介して交流入力端子INに接続さ
れていると共に抵抗３と第１のダイオード４を介
して上記オペアンプ１の出力端子TOに接続され、
更にそのオペアンプ１の出力端子TOは第２のダ
イオード５を介してその反転入力端子TM1に接続
されている。一方、加算回路として動作するオペ
アンプ６の非反転入力端子TR2は接地され、その
反転入力端子TM2は抵抗７を介して上記交流入力
端子INに接続されると共に抵抗８を介して上記
の抵抗３と第１のダイオード４との接続点Ｐに接
続され、更に抵抗９を介して整流出力端子OUT
となるオペアンプ６の出力端子に接続されてい
る。
第１図に示すようなものがある。第１図におい
て、半波整流回路として動作するオペアンプ１の
非反転入力端子TR1は接地され、その反転入力端
子TM1は抵抗２を介して交流入力端子INに接続さ
れていると共に抵抗３と第１のダイオード４を介
して上記オペアンプ１の出力端子TOに接続され、
更にそのオペアンプ１の出力端子TOは第２のダ
イオード５を介してその反転入力端子TM1に接続
されている。一方、加算回路として動作するオペ
アンプ６の非反転入力端子TR2は接地され、その
反転入力端子TM2は抵抗７を介して上記交流入力
端子INに接続されると共に抵抗８を介して上記
の抵抗３と第１のダイオード４との接続点Ｐに接
続され、更に抵抗９を介して整流出力端子OUT
となるオペアンプ６の出力端子に接続されてい
る。
次に、上記の回路構成において、抵抗２，３，
７，８，９の抵抗値を夫々R2，R3，R7，R8，R9
として作用を説明する。いま、交流入力端子IN
の入力電圧Vinが負つまりVin＜０のとき、第２
のダイオード５は順バイアスとなり、オペアンプ
１の出力端子TOの電圧が零となるため、抵抗７
の抵抗値R7と抵抗９の抵抗値R9とがR7＝R9の場
合、整流出力端子OUTからの出力電圧Voutは Vout＝−R9／R7Vin＝−Vin となる。また、入力電圧Vinが正つまりVin＞０
のとき、第２のダイオード５は逆バイアスとな
り、R7＝R9＝2R8、R2＝R3の場合、出力電圧
Voutは、Vout＝Vin となり、出力電圧は入力電圧の極性が正負いずれ
の場合でも正となり、整流されることになる。
７，８，９の抵抗値を夫々R2，R3，R7，R8，R9
として作用を説明する。いま、交流入力端子IN
の入力電圧Vinが負つまりVin＜０のとき、第２
のダイオード５は順バイアスとなり、オペアンプ
１の出力端子TOの電圧が零となるため、抵抗７
の抵抗値R7と抵抗９の抵抗値R9とがR7＝R9の場
合、整流出力端子OUTからの出力電圧Voutは Vout＝−R9／R7Vin＝−Vin となる。また、入力電圧Vinが正つまりVin＞０
のとき、第２のダイオード５は逆バイアスとな
り、R7＝R9＝2R8、R2＝R3の場合、出力電圧
Voutは、Vout＝Vin となり、出力電圧は入力電圧の極性が正負いずれ
の場合でも正となり、整流されることになる。
しかしながら、このような従来の全波整流回路
にあつては、２個のオペアンプが必要となる等多
くの部品点数が必要となり、また１電源では使用
しにくいという問題点があつた。
にあつては、２個のオペアンプが必要となる等多
くの部品点数が必要となり、また１電源では使用
しにくいという問題点があつた。
本考案は、このような従来の問題点に着目して
なされたもので、１電源にて作動するオペアンプ
（演算増幅器）を使用し、これが電源電圧より負
側の電圧出力を出さない作用を利用した全波整流
回路とすることにより、上記問題点を解決するこ
とを目的としている。
なされたもので、１電源にて作動するオペアンプ
（演算増幅器）を使用し、これが電源電圧より負
側の電圧出力を出さない作用を利用した全波整流
回路とすることにより、上記問題点を解決するこ
とを目的としている。
以下、本考案を図面に基づいて説明する。第２
図は本考案の一実施例を示す図である。第２図に
おいて、まず構成を説明すると、オペアンプ１０
の非反転入力端子TPは接地され、その反転入力
端子TMは第１の抵抗１１を介して交流入力端IN
に接続されると共に第２の抵抗１２を介して整流
出力端子OUTに接続され、更にその出力端子TO
が第３の抵抗１３を介して前記整流出力端子
OUTに接続されている。
図は本考案の一実施例を示す図である。第２図に
おいて、まず構成を説明すると、オペアンプ１０
の非反転入力端子TPは接地され、その反転入力
端子TMは第１の抵抗１１を介して交流入力端IN
に接続されると共に第２の抵抗１２を介して整流
出力端子OUTに接続され、更にその出力端子TO
が第３の抵抗１３を介して前記整流出力端子
OUTに接続されている。
上記の回路構成において、オペアンプ１０は１
電源で使用されており、交流入力電圧Vinは第３
図イに示すようにグランドレベルに対して正負の
入力となる。また、上記オペアンプ１０は入力が
グランドレベル付近でも動作し、出力もほぼグラ
ンドレベルまで出るものとする。以下、上記の回
路構成において、第１〜第３の抵抗１１〜１３の
抵抗値を夫々R11〜R13とし、第３図の電圧波形
図、第４図の等価回路図を参照しながら作用を説
明する。入力電圧Vin正つまりVin＞０の場合、
オペアンプ１０は電源の負極レベルいつぱいに飽
和し、出力はほぼグランドレベルつまりVTO＝０
（第３図ロの期間T1）となるため、オペアンプ１
０は第４図イの等価回路で示す状態となり、これ
から出力電圧Vout1（第３図ハの期間T1）は Vout1＝R13／R11＋R12＋R13・Vin …(1) となる。また、入力電圧Vinが負つまりVin＜０
の場合、オペアンプ１０は通常動作し（第３図ロ
の期間T2）反転入力端子TMがイマジナリシヨー
ト状態となるため、オペアンプ１０は第４図ロの
等価回路で示す状態となり、これにより出力電圧
Vout2（第３図ハの期間T2）は Vin／R11＝Vout2／R12からVout2＝R12／R11Vin …(2) となる。なお、このときVTOは Vin／R11＝VTO／（R12＋R13）からVTO＝
R12＋R13／R11Vin となる。
電源で使用されており、交流入力電圧Vinは第３
図イに示すようにグランドレベルに対して正負の
入力となる。また、上記オペアンプ１０は入力が
グランドレベル付近でも動作し、出力もほぼグラ
ンドレベルまで出るものとする。以下、上記の回
路構成において、第１〜第３の抵抗１１〜１３の
抵抗値を夫々R11〜R13とし、第３図の電圧波形
図、第４図の等価回路図を参照しながら作用を説
明する。入力電圧Vin正つまりVin＞０の場合、
オペアンプ１０は電源の負極レベルいつぱいに飽
和し、出力はほぼグランドレベルつまりVTO＝０
（第３図ロの期間T1）となるため、オペアンプ１
０は第４図イの等価回路で示す状態となり、これ
から出力電圧Vout1（第３図ハの期間T1）は Vout1＝R13／R11＋R12＋R13・Vin …(1) となる。また、入力電圧Vinが負つまりVin＜０
の場合、オペアンプ１０は通常動作し（第３図ロ
の期間T2）反転入力端子TMがイマジナリシヨー
ト状態となるため、オペアンプ１０は第４図ロの
等価回路で示す状態となり、これにより出力電圧
Vout2（第３図ハの期間T2）は Vin／R11＝Vout2／R12からVout2＝R12／R11Vin …(2) となる。なお、このときVTOは Vin／R11＝VTO／（R12＋R13）からVTO＝
R12＋R13／R11Vin となる。
上記(1)，(2)式より、第１〜第３の抵抗１１〜１
３の抵抗値R11〜R13をR11：R12：R13＝２：１：
３とすれば、出力電圧は入力電圧の極性が正負い
づれの場合でも Vout1＝Vout2＝Vin／２ となり、第３図ハに示すように整流することにな
る。
３の抵抗値R11〜R13をR11：R12：R13＝２：１：
３とすれば、出力電圧は入力電圧の極性が正負い
づれの場合でも Vout1＝Vout2＝Vin／２ となり、第３図ハに示すように整流することにな
る。
以上説明してきたように、本考案によれば１電
源で作動する演算増幅器１０を備え、その非反転
入力端子TPが接地され、その反転入力端子TMが
第１の抵抗１１を介して交流入力端子INに接続
されると共に第２の抵抗１２を介して整流出力端
子OUTに接続され、更にその出力端子TOが第３
の抵抗１３を介して前記整流出力端子OUTに接
続されてなり、かつ前記第１、第２及び第３の抵
抗１１，１２，１３の各抵抗値R1，R2，R3が２
対１対３の割合に設定されてなることを特徴とす
る全波整流回路としたため、簡易化が図れ、１電
源で動作し、部品点数も少なくコストダウンでき
るという効果が得られる。
源で作動する演算増幅器１０を備え、その非反転
入力端子TPが接地され、その反転入力端子TMが
第１の抵抗１１を介して交流入力端子INに接続
されると共に第２の抵抗１２を介して整流出力端
子OUTに接続され、更にその出力端子TOが第３
の抵抗１３を介して前記整流出力端子OUTに接
続されてなり、かつ前記第１、第２及び第３の抵
抗１１，１２，１３の各抵抗値R1，R2，R3が２
対１対３の割合に設定されてなることを特徴とす
る全波整流回路としたため、簡易化が図れ、１電
源で動作し、部品点数も少なくコストダウンでき
るという効果が得られる。
第１図は従来の全波整流回路図、第２図は本考
案からなる実施例の全波整流回路図、第３図は電
圧波形図、第４図イ，ロは作用を説明するための
等価回路図である。 １，６，１０…オペアンプ（演算増幅器）、２，
３，７〜９，１１〜１３…抵抗、４，５…ダイオ
ード。
案からなる実施例の全波整流回路図、第３図は電
圧波形図、第４図イ，ロは作用を説明するための
等価回路図である。 １，６，１０…オペアンプ（演算増幅器）、２，
３，７〜９，１１〜１３…抵抗、４，５…ダイオ
ード。
Claims (1)
- １電源で作動する演算増幅器１０を備え、その
非反転入力端子TPが接地され、その反転入力端
子TMが第１の抵抗１１を介して交流入力端子IN
に接続されると共に第２の抵抗１２を介して整流
出力端子OUTに接続され、更にその出力端子TO
が第３の抵抗１３を介して前記整流出力端子
OUTに接続されてなり、かつ前記第１、第２及
び第３の抵抗１１，１２，１３の各抵抗値R1，
R2，R3が２対１対３の割合に設定されてなるこ
とを特徴とする全波整流回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15760982U JPS5963690U (ja) | 1982-10-19 | 1982-10-19 | 全波整流回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15760982U JPS5963690U (ja) | 1982-10-19 | 1982-10-19 | 全波整流回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5963690U JPS5963690U (ja) | 1984-04-26 |
| JPH0229462Y2 true JPH0229462Y2 (ja) | 1990-08-08 |
Family
ID=30347432
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15760982U Granted JPS5963690U (ja) | 1982-10-19 | 1982-10-19 | 全波整流回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5963690U (ja) |
-
1982
- 1982-10-19 JP JP15760982U patent/JPS5963690U/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5963690U (ja) | 1984-04-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS5964530U (ja) | 電磁流量計変換器用信号発生器 | |
| JPS6031436Y2 (ja) | 交流モ−タの制御回路 | |
| JPS5989269U (ja) | 電流検出回路 | |
| JPS5897563U (ja) | 可変周波電源用電流検出回路 | |
| JPH0338708Y2 (ja) | ||
| JPS5915134U (ja) | リセツト信号発生機能付電圧安定化回路 | |
| JPS5963690U (ja) | 全波整流回路 | |
| JPS59104215U (ja) | 定電流電源 | |
| JPH0251144B2 (ja) | ||
| JPS6042973U (ja) | リアクタンスを含む機器のチエツク回路 | |
| JPS5975785U (ja) | スイツチングレギユレ−タの過電流保護回路 | |
| JPS5927612U (ja) | 交流増幅器 | |
| JPS6031671U (ja) | 電力測定装置 | |
| JPS5986893U (ja) | 直流電源装置 | |
| JPS5953424U (ja) | 電源回路 | |
| JPS6122186U (ja) | スイツチングレギユレ−タの保護回路 | |
| JPH0650947B2 (ja) | 直流安定化電源装置 | |
| JPS59104216U (ja) | 定電流電源 | |
| JPH0210905B2 (ja) | ||
| JPS5873621U (ja) | 信号レベル制御回路 | |
| JPS5958841U (ja) | 初期リセツト回路 | |
| JPS60160089U (ja) | 高電圧電源 | |
| JPS6014686U (ja) | スイツチングレギユレ−タ | |
| JPS5822086U (ja) | 多出力電源装置 | |
| JPS59160363U (ja) | 絶対値演算回路 |