JPH0229505Y2 - - Google Patents
Info
- Publication number
- JPH0229505Y2 JPH0229505Y2 JP15475381U JP15475381U JPH0229505Y2 JP H0229505 Y2 JPH0229505 Y2 JP H0229505Y2 JP 15475381 U JP15475381 U JP 15475381U JP 15475381 U JP15475381 U JP 15475381U JP H0229505 Y2 JPH0229505 Y2 JP H0229505Y2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- address
- latch
- alarm
- data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 230000005540 biological transmission Effects 0.000 claims description 7
- 238000010586 diagram Methods 0.000 description 5
- 230000008054 signal transmission Effects 0.000 description 1
Landscapes
- Arrangements For Transmission Of Measured Signals (AREA)
- Recording Measured Values (AREA)
Description
【考案の詳細な説明】
本考案は、アラーム付記録計の改良に関するも
のである。
のである。
従来、記録計においては、記録機能とアラーム
機能とは独立して構成されているものが多く、ア
ラーム機能は第１図に示す如くアラームユニツト
ALUとして記録計RECの外部に設けられている。
アラームユニツトALUは記録計RECを介して印
加される入力信号SMを上限または下限の設定値
と比較する比較器COM、比較器COMの出力を順
次記憶する出力ラツチLUCおよびこの出力ラツ
チLUCの状態に応じてアラーム出力を発生する
出力回路DRを有しており、入力信号SMと同期し
て供給されるアドレス信号SAに応じて、比較器
COMの出力を出力ラツチLUCの所定の番地に記
憶する。しかしながら、上記のように構成された
アラーム付記録計では、アドレス信号SAは入力
信号SMの数だけ必要となるので、入力信号SMの
数が多くなつた場合にはアドレス信号SAの伝送
ラインの数も増加してしまい、記録計RECとア
ラームユニツトALUとの間の配線が面倒となつ
てしまう。
機能とは独立して構成されているものが多く、ア
ラーム機能は第１図に示す如くアラームユニツト
ALUとして記録計RECの外部に設けられている。
アラームユニツトALUは記録計RECを介して印
加される入力信号SMを上限または下限の設定値
と比較する比較器COM、比較器COMの出力を順
次記憶する出力ラツチLUCおよびこの出力ラツ
チLUCの状態に応じてアラーム出力を発生する
出力回路DRを有しており、入力信号SMと同期し
て供給されるアドレス信号SAに応じて、比較器
COMの出力を出力ラツチLUCの所定の番地に記
憶する。しかしながら、上記のように構成された
アラーム付記録計では、アドレス信号SAは入力
信号SMの数だけ必要となるので、入力信号SMの
数が多くなつた場合にはアドレス信号SAの伝送
ラインの数も増加してしまい、記録計RECとア
ラームユニツトALUとの間の配線が面倒となつ
てしまう。
本考案は、上記のような従来装置の欠点をなく
し、入力信号の数が増しても伝送ラインの数を増
加させる必要のないアラーム付記録計を簡単な構
成により実現することを目的としたものである。
し、入力信号の数が増しても伝送ラインの数を増
加させる必要のないアラーム付記録計を簡単な構
成により実現することを目的としたものである。
本考案は、入力信号を警報設定値と比較する機
能を記録計側に持たせるとともに、その比較情報
をビツト信号に対応させてアラームユニツトに伝
送し、アラームユニツト側でアラーム出力を発生
させるように構成したもので、ビツト信号の伝送
形態を工夫することにより記録計とアラームユニ
ツトを結ぶ伝送ラインの数を減少させたものであ
る。
能を記録計側に持たせるとともに、その比較情報
をビツト信号に対応させてアラームユニツトに伝
送し、アラームユニツト側でアラーム出力を発生
させるように構成したもので、ビツト信号の伝送
形態を工夫することにより記録計とアラームユニ
ツトを結ぶ伝送ラインの数を減少させたものであ
る。
以下、図面を用いて本考案のアラーム付記録計
を説明する。
を説明する。
第２図は本考案のアラーム付記録計の一実施例
を示す構成図である。図において、前記第１図と
同様のものは同一符号を付して示す。CPUはマ
イクロプロセツサ、DLはデータラツチ、ALはア
ドレスラツチ、DECはデコーダである。マイク
ロプロセツサCPUは記録計RECにおける動作の
制御や演算処理を行なうもので、ここでは入力信
号を警報設定値と比較し、各入力信号に応じた比
較結果を任意の番地に記憶している。
を示す構成図である。図において、前記第１図と
同様のものは同一符号を付して示す。CPUはマ
イクロプロセツサ、DLはデータラツチ、ALはア
ドレスラツチ、DECはデコーダである。マイク
ロプロセツサCPUは記録計RECにおける動作の
制御や演算処理を行なうもので、ここでは入力信
号を警報設定値と比較し、各入力信号に応じた比
較結果を任意の番地に記憶している。
いま、入力信号の数を60、データバスを８ビツ
トパラレルとすると、各入力信号に対応したビツ
ト信号を８つづつまとめて１バイトの信号として
扱うことにより、８回の伝送で全入力信号のデー
タを伝送することができる。すなわち、最初に１
番目から８番目までのデータを８ビツトの信号と
して伝送し、以後、９番目から16番目、17番目〜
24番目というように順次伝送して行き、この時、
どのグルーブのデータを伝送しているかを別の信
号により指定すれば、アラームユニツトALU側
において順次伝送されてくるデータを入力信号と
容易に対応付けることができる。
トパラレルとすると、各入力信号に対応したビツ
ト信号を８つづつまとめて１バイトの信号として
扱うことにより、８回の伝送で全入力信号のデー
タを伝送することができる。すなわち、最初に１
番目から８番目までのデータを８ビツトの信号と
して伝送し、以後、９番目から16番目、17番目〜
24番目というように順次伝送して行き、この時、
どのグルーブのデータを伝送しているかを別の信
号により指定すれば、アラームユニツトALU側
において順次伝送されてくるデータを入力信号と
容易に対応付けることができる。
記録計RECにおいては、マイクロプロセツサ
CPUにより８ビツトづつにまとめられたデータ
信号をデータラツチDLにホールドさせるととも
に、その時のデータの順位を指定するアドレス信
号をアドレスラツチALにホールドさせる。デー
タラツチDLおよびアドレスラツチALの内容は信
号バスを介してアラームユニツトALUに伝送さ
れ、データラツチDLの内容は出力ラツチLUC
に、アドレスラツチALの内容はデコーダDECに
それぞれ印加される。デコーダDECは印加され
たアドレス信号に応じて出力ラツチLUCの記憶
番地を制御し、データ信号をその入力信号に対応
した番地に記憶させる。
CPUにより８ビツトづつにまとめられたデータ
信号をデータラツチDLにホールドさせるととも
に、その時のデータの順位を指定するアドレス信
号をアドレスラツチALにホールドさせる。デー
タラツチDLおよびアドレスラツチALの内容は信
号バスを介してアラームユニツトALUに伝送さ
れ、データラツチDLの内容は出力ラツチLUC
に、アドレスラツチALの内容はデコーダDECに
それぞれ印加される。デコーダDECは印加され
たアドレス信号に応じて出力ラツチLUCの記憶
番地を制御し、データ信号をその入力信号に対応
した番地に記憶させる。
この様子を図を用いて説明すると第３図の如く
なる。出力ラツチLUCにおいては入力信号に対
して00〜59までの番地を用意し、アドレス信号は
その先頭番地を指定するものであるとすると、デ
ータラツチDLに９番目から16番目の入力信号に
対応したデータがホールドされた場合には、アド
レス信号の内容は08ということになる。したがつ
て、出力ラツチLUCではデータラツチDLの最初
のデータDoが08の番地に記憶され、以下順にデ
ータD7が15の番地に記憶される。したがつて、
アドレスデータを順次変えながらこのような動作
を繰り返すことにより、８回の伝送で全てのデー
タを伝送することができる。
なる。出力ラツチLUCにおいては入力信号に対
して00〜59までの番地を用意し、アドレス信号は
その先頭番地を指定するものであるとすると、デ
ータラツチDLに９番目から16番目の入力信号に
対応したデータがホールドされた場合には、アド
レス信号の内容は08ということになる。したがつ
て、出力ラツチLUCではデータラツチDLの最初
のデータDoが08の番地に記憶され、以下順にデ
ータD7が15の番地に記憶される。したがつて、
アドレスデータを順次変えながらこのような動作
を繰り返すことにより、８回の伝送で全てのデー
タを伝送することができる。
このように、入力信号と警報設定値との比較結
果を１ビツトの信号で表現するとともに、このビ
ツト信号を複数個づつパラレルに並べてバイト信
号を構成させ、何組かのバイト信号をシリアルに
伝送するようにすると、多数の信号を簡単なデー
タバスにより伝送することができ、記録計とアラ
ームユニツトとの間の伝送ラインの数を少なくす
ることができる。
果を１ビツトの信号で表現するとともに、このビ
ツト信号を複数個づつパラレルに並べてバイト信
号を構成させ、何組かのバイト信号をシリアルに
伝送するようにすると、多数の信号を簡単なデー
タバスにより伝送することができ、記録計とアラ
ームユニツトとの間の伝送ラインの数を少なくす
ることができる。
以上説明したように、本考案のアラーム付記録
計では、入力信号を警報設定値と比較する機能を
記録計側に持たせ、この比較結果をデータバスを
介してアラームユニツト側に伝送するようにして
いるので、多数の入力信号に対応した警報信号も
データ信号とアドレス信号の組み合わせにより容
易に伝送することができ、入力信号の数が増して
も伝送ラインの数を増加させる必要のないアラー
ム付記録計を簡単な構成により実現することがで
きる。
計では、入力信号を警報設定値と比較する機能を
記録計側に持たせ、この比較結果をデータバスを
介してアラームユニツト側に伝送するようにして
いるので、多数の入力信号に対応した警報信号も
データ信号とアドレス信号の組み合わせにより容
易に伝送することができ、入力信号の数が増して
も伝送ラインの数を増加させる必要のないアラー
ム付記録計を簡単な構成により実現することがで
きる。
第１図は従来のアラーム付記録計の一例を示す
構成図、第２図および第３図は本考案のアラーム
付記録計の一実施例を示す構成図およびその動作
を示す説明図である。 REC……記録計、ALU……アラームユニツト、
COM……比較器、LUC……出力ラツチ、DR…
…出力回路、CPU……マイクロプロセツサ、DL
……データラツチ、AL……アドレスラツチ、
DEC……デコーダ。
構成図、第２図および第３図は本考案のアラーム
付記録計の一実施例を示す構成図およびその動作
を示す説明図である。 REC……記録計、ALU……アラームユニツト、
COM……比較器、LUC……出力ラツチ、DR…
…出力回路、CPU……マイクロプロセツサ、DL
……データラツチ、AL……アドレスラツチ、
DEC……デコーダ。
Claims (1)
- 複数の入力信号をそれぞれの警報設定値と比較
しその比較結果をそれぞれ１ビツトのデイジタル
信号で表現するとともにこれらのデイジタル信号
を複数個づつパラレルに並べたバイト信号とこの
バイト信号と入力信号との対応を示すアドレス信
号とを発生するマイクロプロセツサと、データバ
スによる伝送のために前記バイト信号をホールド
するデータラツチと、前記アドレス信号をホール
ドするアドレスラツチと、データバスを介して送
られてくる前記バイト信号を所定の番地に順次記
憶する出力ラツチと、前記アドレス信号を受けて
前記出力ラツチの記憶番地を制御するデコーダ
と、前記出力ラツチの記憶内容に応じてアラーム
出力を発生する出力回路とを具備してなるアラー
ム付記録計。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15475381U JPS5858699U (ja) | 1981-10-16 | 1981-10-16 | アラ−ム付記録計 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15475381U JPS5858699U (ja) | 1981-10-16 | 1981-10-16 | アラ−ム付記録計 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5858699U JPS5858699U (ja) | 1983-04-20 |
| JPH0229505Y2 true JPH0229505Y2 (ja) | 1990-08-08 |
Family
ID=29947346
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15475381U Granted JPS5858699U (ja) | 1981-10-16 | 1981-10-16 | アラ−ム付記録計 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5858699U (ja) |
-
1981
- 1981-10-16 JP JP15475381U patent/JPS5858699U/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5858699U (ja) | 1983-04-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0229505Y2 (ja) | ||
| JPS57117187A (en) | Discriminating method for memory | |
| JPH0731666B2 (ja) | プロセッサ間通信方式 | |
| JPH0344748A (ja) | メモリデータ読出制御方式 | |
| JPS6127756B2 (ja) | ||
| JPS57129521A (en) | Analog-to-digital converting system | |
| JPS6025037U (ja) | 入力インタフエイス回路 | |
| JPS6252648A (ja) | メモリのデ−タ送出装置 | |
| JPS59138928U (ja) | プロセス出力回路 | |
| JPS5837248U (ja) | デ−タ書き替え回路 | |
| JPH055223B2 (ja) | ||
| JPS5846193U (ja) | 論理入力回路 | |
| JPS59187778U (ja) | 信号入力装置 | |
| JPS62172458A (ja) | マイクロコンピユ−タシステムの出力ポ−トデ−タ設定回路 | |
| JPH0431417B2 (ja) | ||
| JPS63291292A (ja) | 読み出し専用メモリ回路 | |
| JPS63223859A (ja) | アドレス変換装置 | |
| JPH0681172B2 (ja) | パラメータの交換制御方式 | |
| KR910010325A (ko) | 퍼스널 컴퓨터를 이용한 데이타 전송시스템 | |
| JPS60186741U (ja) | 優先伝送方式 | |
| JPS5850556U (ja) | ２値化回路 | |
| JPH04314157A (ja) | 通信装置 | |
| JPS6020607U (ja) | 組合せユニツト内のバスライン選定接続構造 | |
| JPS578855A (en) | Interruption processing system | |
| JPS5937633U (ja) | キ−ボ−ド付プリンタ |