JPS6252648A - メモリのデ−タ送出装置 - Google Patents

メモリのデ−タ送出装置

Info

Publication number
JPS6252648A
JPS6252648A JP19211685A JP19211685A JPS6252648A JP S6252648 A JPS6252648 A JP S6252648A JP 19211685 A JP19211685 A JP 19211685A JP 19211685 A JP19211685 A JP 19211685A JP S6252648 A JPS6252648 A JP S6252648A
Authority
JP
Japan
Prior art keywords
data
memory
address
address counter
transmitted
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP19211685A
Other languages
English (en)
Inventor
Norihiko Oshita
尾下 典彦
Toshihiko Tamiya
田宮 敏彦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP19211685A priority Critical patent/JPS6252648A/ja
Publication of JPS6252648A publication Critical patent/JPS6252648A/ja
Pending legal-status Critical Current

Links

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の利用分野〕 本発明はメモリのデータ送出装置に係り、特に。
データ送出中にアドレスカウンタに特定の値を加算する
機能を備えることにより、データ編集機能を有するメモ
リのデータ送出装置に関するものである。
〔発明の背景〕
従来のメモリのデータ送出装置は、実開昭58−976
61号公報に開示されている様に、メモリの連続領域に
格納されているデータを読み出して送出する場合、メモ
リの番地指定を行うアドレスカウンタを自動的にカウン
トアツプすることにより、プログラムの逐次介入を不要
とし、装置負荷の軽減や送出時間の短縮を図っている。
しかしながら、この様にしてメモリより送出された連続
するデータのうち、不連続なある部分だけを取り出して
何らかの処理に用いる様な場合には、データの受信側に
おいて、必要なデータの取り出し、即ち、データの編集
を行う必要があり。
プログラム負荷の増大、データ転送時間・データ処理時
間の増大を招くという問題が生じる。
〔発明の目的〕
本発明は上記した従来技術の問題点に鑑みなされたもの
で、データの受信側においてデータの編集を行なうこと
なく、データの送信側においてデータ編集を行なうこと
により、データの受信側のプログラム負荷の軽減及びデ
ータ転送時間・データ処理時間の短縮を図ることが可能
なメモリのデータ送出装置を提供することを目的として
いる。
〔発明の概要〕
本発明のメモリのデータ送出装置は、自動的にカウント
アツプされ、メモリの番地を指定するアドレスカウンタ
に、データ送出中に特定の値を加算する機能を備えたこ
とに特徴がある。
〔発明の実施例〕
以下、添付の図面に示す実施例により、更に詳細に本発
明について説明する。
第1@は本発明のメモリのデータ送出装置の第1の実施
例を示すブロック図であり、第2図及び第3図は、第1
図に於けるメモリ1に格納されるデータの具体例を示す
説明図である。第1図に示す実施例の説明に先たち、本
発明が関与するデータ編集の概略を第2図及び第3図を
用いて説明する。
第2図は、ディスク装置等で構成されるメモリ1に格納
されているデータの具体例を示すものであり1氏名・年
収・住所の3つのフィールドで構成される論理レコード
の集合の中から1年収が700万を超える論理レコード
を検索した結果を示したものである。即ち、年収が70
0万を超える論理レコードが、その検索された順序でメ
モリ1に格納されている。
しかし、上位装置から年収700万を超えるものの氏名
だけを要求されている様な場合には、1論理レコード中
の氏名のフィールドだけを送出し、年収と住所のフィー
ルドは送出を抑止する必要がある。これを実現するには
、各フィールドを10バイトと仮定すれば、1論理レコ
ードの先頭10バイトだけを上位装置に送出し、残り2
0バイトは、抑止又はスキップするべく、編集処理すれ
ば良い。
第3図は、第2図に示す検索結果を、年収の高いものか
らソート処理した結果を示したものである。ここで、上
記ソート処理は次の様にして実行される。即ち、先ず1
年収のフィールドと、その年収が存在する論理レコード
の先頭アドレスを示すアドレスポインタとの組を、新た
に成虫ずる。
次に1年収の値に応じて、マイクロプログラム等がフィ
ールドとアドレスポインタの組を順序づけする。この様
にソート処理により順序づけされた情報は、ソート情報
と呼称され、メモリ1に格納される。今、上位装置が、
年収の高い順にソートされた論理レコードの全部又は年
収以外のフィールドを入手する必要があり、ソートされ
たアドレスポインタだけを要求する場合には、メモリ1
がら1ソート情報中のアドレスポインタの部分だけを送
出し、年収のフィールドは抑止又はスキップするべく、
編集処理すればよい。
以上、第2図と第3図を用いて、データ編集の概略と、
送出するデータとそれ以外のデータの具体例について説
明した。しかし、第1図に示す実施例の説明に於いては
、説明を容易にするため、第2図及び第3図に示したデ
ータ例を第4図に示す様に記号化することにする。即ち
、第4図に示す様に、1論理レコードは、3バイトのA
フィールド(例えば、データA工□、A、2.A□、が
ら成る)と2バイトのBフィールド(例えば、データB
11゜B工、、から成る)から構成され、この様な論理
レコード群が、メモリ1の第10アドレスから連続して
格納されているとする。
次に、第4図に示す各論理レコードからAフィールドだ
けを総合長9バイト連続して送出する場合を例にして、
第1図に示す実施例について説明する。第1図において
、制御部3は、命令線2を介して、メモリ1から送出す
るデータの総合長(9バイト)を示すデータと、送出対
象フィールドのバイト長(3バイト)を示すデータと、
非送出対象フィールドのバイト長(2バイト)を示すデ
ータとを、順次上位装置(図示せず)から受けとる。そ
して、制御装置3は、上記3つのデータを内部のレジス
タに格納する0次に、制御装置3は、信号線4,5を介
してデータカウンタ6.7をリセットし、信号lllA
3を介してアドレスカウンタ9に送出開始アドレスII
 101+をセットする。以上で、データ送出準備が完
了する。
データ送出時においては、先ず、アドレスカウンタ9に
セットされたアドレスt(10I+がメモリ1に入力さ
れ、メモリ1の第10アドレスのデータ穴工□がデータ
線11を介して送出される。データ穴工、が送出される
と、次に、信号線4,5を介してデータカウンタ6.7
を1つカウントアツプする。これと同時に、アドレスカ
ウンタ9が信号線12を介して1つカウントアツプされ
、アドレスII 11 Itを示す内容となる。以下同
様にして、1バイトずつデータA 1.、 A1.が送
出される。
データA□、が送出されると、データカウンタ6の計数
値が# 3 $1となり、信号線13を介して制御部3
に入力される。これによって、制御部3は送出対象フィ
ールドのバイト長(3バイト)だけデータ送出が行なわ
れたことを知り、先ず信号線14を介してアドレスカウ
ンタ9のカウントアツプを一時停止させる6次に、制御
部3内のレジスタに格納されている非送出対象フィール
ドのバイト長(2)に1を加えた値# 3 ITを、信
号線15を介してアドレスカウンタ9の内容に加算する
。その結果、アドレスカウンタ9の内容は、アドレス“
15”となり、メモリ1の第15アドレスの内容、即ち
データA2□が送出される。又、この時点で、データカ
ウンタ6の内容をリセットしておく。
以下、同様にデータA□、A、3・・・、A33の送出
を順次行ない、データカウンタ7の計数値がメモリ1か
ら送出するデータの総合長(9)に達すると、信号線1
6を介して制御部3へ入力され、制御部3は全データの
送出を完了したと判断し、データ送出動作を終了させる
。第5図&q、上記したデータ送出動作を示すタイムチ
ャートを示す。
以上の様にして、第4図に示すデータ群の中から、目的
とするAフィールドだけを連続して送出することかでき
る。
尚、上記した第1の実施例では、アドレスカウンタ9の
内容に所定値を加算してアドレスの不連続読出しを行な
う際、アドレスカウンタ9のカウントアツプを一時停止
する様に構成した。しかし。
本発明はこれに限定されるものではなく、例えば、アド
レスカウンタ9のカウントアツプを停止することなく、
カウントアツプの後に送出しないフィールド数を加算す
る様にしても良い。
次に、本発明の第2の実施例について説明する。
第6図は本発明の第2の実施例を示すブロック図であり
、第1図に示す第1の実施例と相違している制御部3の
周辺だけを抜き出して示したものである。図示する様に
、第1の実施例と異なるのは。
制御部3にキューイングのための多段レジスタ21゜2
2が設けられている点である。即ち、第2の実施例は、
メモリ1から送出するフィールドと送出しないフィール
ドとをデータ数を用いて多段レジスタ21.22にキュ
ーイングすることにより、編集機能を付与するものであ
る。
例えば、第7図に示す論理レコード群より氏名と住所を
連続して送出したい様な場合には、送出するデータの長
さのキュー(バイト数)と、送出しないデータの長さの
キュー(バイト数)とを生成し、多段レジスタ21.2
2に格納し、制御部3にて、データカウンタ6の計数値
との比較値及びアドレスカウンタ9に対する加算値とし
て使用する。
これによって、編集処理を実行することができる。
具体的に説明すると、第6図に示す様に、多段レジスタ
21の下2段に送出する氏名と住所のフィールドのバイ
ト数(各10バイト)を格納し、多段レジスタ22の下
2段に送出しない年収と性別と職種のフィールドのバイ
ト数(年収と性別の9バイト、職種の7バイト)を格納
する。そして、多段レジスタ21の最終段のバイト数i
t 1011だけデータ送出し1次に多段レジスタ22
の最終段のバイト数41917だけデータの送出を停止
し、再び多段レジスタの下2段目のバイト数It 10
 #jだけデータ送出し、以後同様の動作をくり返して
実行する。これにより、氏名と住所のフィールドが連続
して送出され、柔軟性のある編集を行なうことができる
。尚、論理レコードの先頭のフィールドを送出しない場
合には、アドレスカウンタへの加算をデータ送出に先だ
って行えば良い。
尚、付言すれば、上記第1.第2の実施例は。
送出の対象とならないデータをアドレススキップする方
式であるが、メモリのサイクリックチェック・サムチェ
ック等が必要な場合には、データのスキップ、即ち、ア
ドレスカウンタ9への加算を行わず、必要な範囲の全デ
ータをリードし、送出の対象とならないデータに対して
は、そのデータを送出する信号例えばデータシンク信号
・タイミング信号等を抑止する方式も考えられる。
この場合にも、データカウンタ9の値により、データシ
ンク信号等の許可時間と抑止時間とを切替る様な制御に
より対応することが考えられる。
なお、上記した第1.第2の実施例で述べたデータ検索
方法、ソート方法、又、メモリへのデータ入力方法につ
いては、上記第1.第2の実施例において説明した方式
に限定されるものではなく。
任意のもので良い。
〔発明の効果〕 本発明によれば、メモリの番地を示すアドレスカウンタ
に、データ送出中に特定の値を加算する機能を備えるこ
とにより、メモリの連続する領域に格納されているデー
タ群の中の不連続な部分を、連続して送出することかで
き、データの送信側に編集機能を付与することが可能に
なる。その結果。
受信側でデータの編集を行なう必要がなく、プロダラム
負荷の軽減及びデータ転送時間とデータ処理時間の短縮
を図ることが可能になる。
【図面の簡単な説明】
第1図−は本発明の第1の実施例を示すブロック図、第
2図・第3図・第7図は第1図中のメモリに格納される
データの具体例を示す図であり、第4図はメモリのデー
タ格納のモデルを示す図であり、第5図は第1図に於い
て第4図で示すメモリの内容を送出する動作を示すタイ
ムチャートであり、第6図は本発明の第2の実施例を示
すブロック図である。 1・・・メモリ、3・・・制御部、6,7・・・データ
カウンタ、9・・・アドレスカウンタ。

Claims (1)

    【特許請求の範囲】
  1. メモリの番地指定を行なうアドレスカウンタを、自動的
    にカウントアップして、プログラムの介入を受けること
    なく、メモリの連続したアドレスから順次データを読出
    して送出するメモリのデータ送出装置において、データ
    送出中に、所定範囲のアドレスのデータの送出を抑止す
    るため、上記アドレスカウンタの計数値に所定の値を加
    算する手段を設けたことを特徴とするメモリのデータ送
    出装置。
JP19211685A 1985-09-02 1985-09-02 メモリのデ−タ送出装置 Pending JPS6252648A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP19211685A JPS6252648A (ja) 1985-09-02 1985-09-02 メモリのデ−タ送出装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP19211685A JPS6252648A (ja) 1985-09-02 1985-09-02 メモリのデ−タ送出装置

Publications (1)

Publication Number Publication Date
JPS6252648A true JPS6252648A (ja) 1987-03-07

Family

ID=16285934

Family Applications (1)

Application Number Title Priority Date Filing Date
JP19211685A Pending JPS6252648A (ja) 1985-09-02 1985-09-02 メモリのデ−タ送出装置

Country Status (1)

Country Link
JP (1) JPS6252648A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05208221A (ja) * 1991-11-13 1993-08-20 Gerd Juergen Eckold 脆い材料を局部的に成形する方法及び装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05208221A (ja) * 1991-11-13 1993-08-20 Gerd Juergen Eckold 脆い材料を局部的に成形する方法及び装置

Similar Documents

Publication Publication Date Title
US3643226A (en) Multilevel compressed index search method and means
JPH03239046A (ja) データ転送方法
JPS6029138B2 (ja) 優先割込み装置
JPS60218142A (ja) デ−タの動的型変換方式
EP0240606A2 (en) Pipe-line processing system and microprocessor using the system
JPS6252648A (ja) メモリのデ−タ送出装置
JPS623361A (ja) ステ−タス通報方式
JPS5960651A (ja) モジユ−ル間の制御遷移管理方式
JPH05204816A (ja) 連結テーブル内の格納データへの高効率アクセス方法
JP2566139B2 (ja) バスインタフエ−ス回路
JPH0229505Y2 (ja)
JPS60207945A (ja) デ−タ転送制御方式
JP3062513B2 (ja) マイクロプロセッサ
JPS60140960A (ja) デ−タの伝送方式
JPH03164828A (ja) ローカルエリアネットワークシステム
JPS6162125A (ja) 情報検索装置
JPS62231346A (ja) デ−タ格納方式
JPS61187058A (ja) デ−タ転送方式
JPS63275247A (ja) デ−タ転送装置
JPH0482077A (ja) Fifoメモリ
JPS63300288A (ja) アトリビュ−ト制御方式
JPH0375917A (ja) 補助記憶装置のバッファ管理方式
JPS59191633A (ja) 入出力装置のデ−タ転送優先順位指定方式
JPS59218535A (ja) 端末装置の処理方式
JPS63300346A (ja) Dma制御方式