JPH02295162A - Integrated circuit device - Google Patents

Integrated circuit device

Info

Publication number
JPH02295162A
JPH02295162A JP1115628A JP11562889A JPH02295162A JP H02295162 A JPH02295162 A JP H02295162A JP 1115628 A JP1115628 A JP 1115628A JP 11562889 A JP11562889 A JP 11562889A JP H02295162 A JPH02295162 A JP H02295162A
Authority
JP
Japan
Prior art keywords
switching control
control signal
integrated circuit
circuit device
pad
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP1115628A
Other languages
Japanese (ja)
Inventor
Shotaro Amamiya
雨宮 昭太郎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Pioneer Video Corp
Pioneer Corp
Original Assignee
Pioneer Video Corp
Pioneer Electronic Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Pioneer Video Corp, Pioneer Electronic Corp filed Critical Pioneer Video Corp
Priority to JP1115628A priority Critical patent/JPH02295162A/en
Publication of JPH02295162A publication Critical patent/JPH02295162A/en
Pending legal-status Critical Current

Links

Landscapes

  • Semiconductor Integrated Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
(57) [Summary] This bulletin contains application data before electronic filing, so abstract data is not recorded.

Description

【発明の詳細な説明】 技術分野 本発明は、集積回路装置に関する。[Detailed description of the invention] Technical field The present invention relates to integrated circuit devices.

背景技術 例えばNTSCSPALSSECAM等の複数の信号フ
ォーマットを有するビデオ信号の信号処理をなす回路を
集積化する場合、いずれのフォーマットの信号でも処理
することができる単一種類の集積回路装置を設計し、製
造するようにして生産効率を高くすることによりコスト
を安価にすることが一般的に行なわれている。
BACKGROUND ART When integrating a circuit for signal processing of a video signal having multiple signal formats such as NTSCSPALSSECAM, a single type of integrated circuit device that can process signals of any format is designed and manufactured. It is common practice to reduce costs by increasing production efficiency in this way.

従来のかかる集積回路装置においては、回路の共用化を
図ると共に各信号フォーマットの信号の各々を処理する
ために必要な複数の専用回路と、動作モードを切換制御
するための切換制御信号を入力するための切換制御入力
端子とを設け、複数の専用回路のうちの切換制御信号に
応じた1つに選択的に被処理入力信号が供給されるよう
にしていた。そして、この従来の集積回路装置を機器に
組み込むに当って、その機器が扱う信号の信号フォーマ
ットに応じた切換制御信号が切換制御入力端子に供給さ
れるようにしていたのである。
In such a conventional integrated circuit device, in addition to sharing circuits, a plurality of dedicated circuits necessary for processing each signal of each signal format and a switching control signal for controlling operation mode switching are inputted. The input signal to be processed is selectively supplied to one of the plurality of dedicated circuits according to the switching control signal. When this conventional integrated circuit device is incorporated into a device, a switching control signal corresponding to the signal format of the signal handled by the device is supplied to the switching control input terminal.

かかる従来の集積回路装置においては、入出力端子の個
数が多くなって形状が大になると共に製造コストが高く
なるという問題点があった。
Such conventional integrated circuit devices have problems in that the number of input/output terminals increases, the size of the device increases, and the manufacturing cost increases.

発明の概要 本発明は、上記した点に鑑みてなされたものであって、
入出力端子の個数を低減して形状の小型化及びコストの
低減を図ることができる集積回路装置を提供することを
目的とする。
Summary of the Invention The present invention has been made in view of the above points, and includes:
It is an object of the present invention to provide an integrated circuit device that can reduce the number of input/output terminals, thereby reducing the size and cost.

本発明による集積回路装置においては、切換制御信号の
レベルに応じて動作モードが変化する電子回路の切換制
御信号入力端子に接続された切換制御信号入力用パッド
と所定基準電位点間に接続された抵抗素子をチップ上に
形成し、予め設定すべき動作モードに応じて切換制御信
号入力用パッドと複数の導体端子のうちの所定基準電位
点の電位とは異なる電位に維持されるべき1の導体端子
との間に結線をなすようにしている。
In the integrated circuit device according to the present invention, a switching control signal input pad connected to a switching control signal input terminal of an electronic circuit whose operation mode changes depending on the level of the switching control signal and a predetermined reference potential point is provided. A resistive element is formed on the chip, and one conductor is to be maintained at a potential different from the potential of a switching control signal input pad and a predetermined reference potential point among the plurality of conductor terminals according to an operation mode to be set in advance. A connection is made between the terminal and the terminal.

実施例 以下、本発明の実施例につき添附図面を参照して詳細に
説明する。
Embodiments Hereinafter, embodiments of the present invention will be described in detail with reference to the accompanying drawings.

第1図において、1は、半導体チップである。In FIG. 1, 1 is a semiconductor chip.

半導体チップ1上には例えばビデオ信号の信号処理を行
なう信号処理回路2を含む複数の回路が形成されている
。信号処理回路2には半導体チップ1上の他の回路の出
力或いは外部から入力されるビデオ信号が供給される。
A plurality of circuits are formed on the semiconductor chip 1, including a signal processing circuit 2 that processes, for example, a video signal. The signal processing circuit 2 is supplied with video signals output from other circuits on the semiconductor chip 1 or input from the outside.

信号処理回路2は、第2図に示す如くモード切換制御信
号A及びBのレベルに応じて第1、第2、第3及び第4
フォーマット信号処理モードのうちのいずれかとなるよ
うに構成されている。すなわち、信号処理回路2は、例
えば第1、第2、第3及び第4フォーマット信号の各々
を処理する4つの専用回路と、2ビットのパイナリコー
ドを復号処理するデコーダとを有し、このデコーダにモ
ード切換制御信号A及びBを2ビットのパイナリコード
の各ビットに対応する信号として入力して得られる4つ
のデコード出力の各々によって第1、第2、第3及び第
4フォーマット信号の各々を処理する4つの専用回路の
うちの1つに選択的に入力信号を供給して処理するよう
に構成されている。尚、第2図において“L0は低レベ
ルであることを表わし、“H”は高レベルであることを
表わしている。
As shown in FIG.
format signal processing mode. That is, the signal processing circuit 2 includes, for example, four dedicated circuits that process each of the first, second, third, and fourth format signals, and a decoder that decodes a 2-bit binary code. The mode switching control signals A and B are input to the decoder as signals corresponding to each bit of the 2-bit binary code, and each of the four decoded outputs is used to convert the first, second, third and fourth format signals. The input signal is configured to be selectively provided to one of four dedicated circuits for processing. In FIG. 2, "L0" represents a low level, and "H" represents a high level.

この信号処理回路2におけるモード切換制御信号Aの入
力端子はパッドpAに接続されている。
The input terminal of the mode switching control signal A in the signal processing circuit 2 is connected to the pad pA.

パッドPAと電源パッドPC間にはプルアップ抵抗R1
が接続されている。電源パッドPoは、半導体チップ1
上に形成されている信号処理回路2及びその他の回路の
電源ラインに接続されている。
A pull-up resistor R1 is connected between pad PA and power supply pad PC.
is connected. The power supply pad Po is connected to the semiconductor chip 1
It is connected to the power supply line of the signal processing circuit 2 and other circuits formed above.

また、信号処理回路2におけるモード切換制御信号Bの
入力端子はバッドpsに接続されている。
Further, the input terminal of the mode switching control signal B in the signal processing circuit 2 is connected to the bad ps.

パッドPaとグランドパッドP(,間にはプルダウン抵
抗R2が接続されている。グランドバッドPGは、半導
体チップ1上に形成されている信号処理回路2及びその
他の回路のグランドライン(接地ライン)に接続されて
いる。尚、抵抗Rl,R2は、拡散抵抗によって構成す
ることができるが、抵抗負荷として作用するように形成
されたMOSトランジスタによって構成してもよい。
A pull-down resistor R2 is connected between the pad Pa and the ground pad P. The ground pad PG is connected to the ground line of the signal processing circuit 2 and other circuits formed on the semiconductor chip 1. Note that the resistors Rl and R2 can be configured by diffused resistors, but may also be configured by MOS transistors formed to act as resistive loads.

半導体チップ1は、外被部材としてのパッケージの基板
部3に固設されたフレーム4に固着されている。半導体
チップ1ばおける電源パッドPoは、パッケージの基板
部3に固設された電源供給用の導体端子TDとボンディ
ングワイヤWoによって接続されている。また、半導体
チップ1におけるグランドパッドP.は、パッケージの
基板部3に固設された接地用の導体端子TGとボンディ
ングワイヤW(,によって接続されている。
The semiconductor chip 1 is fixed to a frame 4 fixed to a substrate part 3 of the package as an outer covering member. A power supply pad Po on the semiconductor chip 1 is connected to a conductor terminal TD for power supply fixedly provided on the substrate portion 3 of the package by a bonding wire Wo. Further, the ground pad P. is connected by a bonding wire W (,) to a grounding conductor terminal TG fixed to the substrate portion 3 of the package.

以上の構成において、モード切換制御信号Aは、プルア
ップ抵抗R.によって高レベルになっており、またモー
ド切換制御信号Bは、プルダウン抵抗R2によって低レ
ベルになっている。
In the above configuration, the mode switching control signal A is applied to the pull-up resistor R. The mode switching control signal B is at a high level due to the pull-down resistor R2.

ここで、バッドP^を導体端子TGに一点11線aで示
す如くボンディングワイヤによって接続すると、モード
切換制御信号Aが低レベルになる。
Here, when the pad P^ is connected to the conductor terminal TG by a bonding wire as shown by a single point 11 line a, the mode switching control signal A becomes low level.

また、パッドP8を導体端子TDに一点鎖線bで示す如
くボンディングワイヤによって接続すると、モード切換
制御信号Bが高レベルになる。従って、結線の有無によ
って第3図に示す如く信号処理回路2のモード制陣をな
すことができることとなる。
Furthermore, when the pad P8 is connected to the conductor terminal TD by a bonding wire as shown by the dashed line b, the mode switching control signal B becomes high level. Therefore, the mode of the signal processing circuit 2 can be controlled as shown in FIG. 3 depending on the presence or absence of the connection.

よって、半導体チップ1をパッケージの基板部3に装着
してボンディングワイヤによって各パッドと導体端子と
を接続する工程において、信号処理回路2の設定すべき
モードに応じて結線を行なうことにより、所望の集積回
路装置が得られることとなる。このため、バッドpA,
Psを接続するための専用の導体端子を設ける必要がな
く、入出力端子数が大にならず、小型化を図ると共に製
造コストを低減することができるのである。
Therefore, in the process of mounting the semiconductor chip 1 on the substrate part 3 of the package and connecting each pad and conductor terminal with bonding wires, the desired connection can be achieved by making the connections according to the mode to be set for the signal processing circuit 2. An integrated circuit device will be obtained. For this reason, bad pA,
There is no need to provide a dedicated conductor terminal for connecting Ps, the number of input/output terminals does not increase, and it is possible to achieve miniaturization and reduce manufacturing costs.

発明の効果 以上詳述した如く本発明による集積回路装置においては
、切換制御信号のレベルに応じて動作モードが変化する
電子回路の切換制御信号入力端子に接続された切換制御
信号入力用パッドと所定基準電位点間に接続された抵抗
素子をチップ上に形成し、予め設定すべき動作モードに
応じて切換制御信号人力用パッドと複数の導体端子のう
ちの所定基準電位点の電位とは異なる電位に維持される
べき1の導体端子との間の結線をなすようにしている。
Effects of the Invention As detailed above, in the integrated circuit device according to the present invention, a switching control signal input pad connected to a switching control signal input terminal of an electronic circuit whose operation mode changes depending on the level of the switching control signal and a predetermined A resistive element connected between reference potential points is formed on the chip, and a switching control signal is generated at a potential different from the potential at a predetermined reference potential point among the human power pad and a plurality of conductor terminals, depending on the operation mode to be set in advance. A connection is made between the conductor terminal and the conductor terminal, which should be maintained at

従って、本発明による集積回路装置においては、集積回
路装置の組み立て工程において電子回路の?ードを予め
設定することができ、モード設定をなすための制御信号
を入力するための専用の導体端子を別途設ける必要がな
く、入出力端子の個数を低減することができ、形状の小
型化及び製造コストの低減を図ることができるのである
Therefore, in the integrated circuit device according to the present invention, there is a problem in the electronic circuit during the assembly process of the integrated circuit device. It is possible to set the mode in advance, there is no need to separately provide a dedicated conductor terminal for inputting control signals for mode setting, the number of input/output terminals can be reduced, and the size is smaller. In addition, it is possible to reduce manufacturing costs.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は、本発明の一実施例を示す平面図、第2図及び
第3図は、第1図の装置の各部の作用を示す図である。 主要部分の符号の説明 1・・・・・・半導体チップ 2・・・・・・信号処理回路 R,,R2・・・・・・抵抗 PA,Pa,PC,Pa−−−−−パッドT■,T(,
・・・・・・導体端子 出願人   パイオニア株式会社 パイオニアビデオ株式会社
FIG. 1 is a plan view showing one embodiment of the present invention, and FIGS. 2 and 3 are diagrams showing the operation of each part of the apparatus shown in FIG. 1. Explanation of symbols of main parts 1...Semiconductor chip 2...Signal processing circuit R,, R2...Resistors PA, Pa, PC, Pa---Pad T ■,T(,
...Conductor terminal applicant Pioneer Corporation Pioneer Video Corporation

Claims (1)

【特許請求の範囲】[Claims] 外部回路との接続をなす複数の導体端子と、切換制御信
号のレベルに応じて動作モードが変化する電子回路と、
前記電子回路の切換制御信号入力端子に接続された切換
制御信号入力用パッドとを備えた集積回路装置であって
、前記切換制御信号入力用パッドと所定基準電位点間に
接続された抵抗素子を備え、予め設定すべき前記電子回
路の動作モードに応じて前記切換制御信号入力用パッド
と前記複数の導体端子のうちの前記所定基準電位点の電
位とは異なる電位に維持されるべき1の導体端子間に結
線がなされていることを特徴とする集積回路装置。
A plurality of conductor terminals that connect to an external circuit, an electronic circuit whose operating mode changes depending on the level of a switching control signal,
An integrated circuit device comprising a switching control signal input pad connected to a switching control signal input terminal of the electronic circuit, the integrated circuit device comprising a resistance element connected between the switching control signal input pad and a predetermined reference potential point. one conductor that is to be maintained at a potential different from the potential of the switching control signal input pad and the predetermined reference potential point of the plurality of conductor terminals according to the operation mode of the electronic circuit that should be prepared and set in advance; An integrated circuit device characterized in that a connection is made between terminals.
JP1115628A 1989-05-09 1989-05-09 Integrated circuit device Pending JPH02295162A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1115628A JPH02295162A (en) 1989-05-09 1989-05-09 Integrated circuit device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1115628A JPH02295162A (en) 1989-05-09 1989-05-09 Integrated circuit device

Publications (1)

Publication Number Publication Date
JPH02295162A true JPH02295162A (en) 1990-12-06

Family

ID=14667355

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1115628A Pending JPH02295162A (en) 1989-05-09 1989-05-09 Integrated circuit device

Country Status (1)

Country Link
JP (1) JPH02295162A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011040719A (en) * 2009-07-13 2011-02-24 Rohm Co Ltd Semiconductor device
JP2022180276A (en) * 2021-05-24 2022-12-06 沖電気工業株式会社 Integrated circuit, substrate, and electronic device

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS54991A (en) * 1977-06-06 1979-01-06 Panafacom Ltd Semiconductor ic
JPS57192046A (en) * 1981-05-21 1982-11-26 Fujitsu Ltd Integrated circuit device

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS54991A (en) * 1977-06-06 1979-01-06 Panafacom Ltd Semiconductor ic
JPS57192046A (en) * 1981-05-21 1982-11-26 Fujitsu Ltd Integrated circuit device

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011040719A (en) * 2009-07-13 2011-02-24 Rohm Co Ltd Semiconductor device
JP2022180276A (en) * 2021-05-24 2022-12-06 沖電気工業株式会社 Integrated circuit, substrate, and electronic device

Similar Documents

Publication Publication Date Title
US6362644B1 (en) Programmable termination for integrated circuits
US6337579B1 (en) Multichip semiconductor device
JPH04307943A (en) Semiconductor device
JP3237968B2 (en) Semiconductor element module
JP2560805B2 (en) Semiconductor device
JPH02295162A (en) Integrated circuit device
JPS63187639A (en) Semiconductor device
KR100362056B1 (en) Integrated semiconductor chip with data input/output-organisation form preset by bonding pad
JP2005159111A (en) Multi-chip type semiconductor device
US6603219B2 (en) Semiconductor integrated circuit
US6281580B1 (en) LSI package and inner lead wiring method for same
JP2836465B2 (en) Semiconductor device
JP2703902B2 (en) Semiconductor integrated circuit
JPH02283123A (en) Semiconductor device
JPS6376621A (en) Decoder/multiplexer circuit
JP2832994B2 (en) Semiconductor integrated circuit
JP2740374B2 (en) Semiconductor integrated circuit device
JPH0241867Y2 (en)
JPS6016450A (en) Semiconductor integrated circuit device
JP2560618B2 (en) IC package
JP2915319B2 (en) Semiconductor device
JP3628174B2 (en) Audio signal processing circuit manufacturing method and audio signal processing circuit IC
JPH04368165A (en) Package for semiconductor device
JP2005183611A (en) Multi-chip type semiconductor device
JPH07183320A (en) Bonding wire connection structure and bonding wire connection method