JPH02295207A - Amplifier - Google Patents

Amplifier

Info

Publication number
JPH02295207A
JPH02295207A JP1116747A JP11674789A JPH02295207A JP H02295207 A JPH02295207 A JP H02295207A JP 1116747 A JP1116747 A JP 1116747A JP 11674789 A JP11674789 A JP 11674789A JP H02295207 A JPH02295207 A JP H02295207A
Authority
JP
Japan
Prior art keywords
amplifier
section
power supply
transistor
bias voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP1116747A
Other languages
Japanese (ja)
Inventor
Yoichi Chokai
洋一 鳥海
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sumitomo Electric Industries Ltd
Original Assignee
Sumitomo Electric Industries Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sumitomo Electric Industries Ltd filed Critical Sumitomo Electric Industries Ltd
Priority to JP1116747A priority Critical patent/JPH02295207A/en
Publication of JPH02295207A publication Critical patent/JPH02295207A/en
Pending legal-status Critical Current

Links

Landscapes

  • Amplifiers (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
(57) [Summary] This bulletin contains application data before electronic filing, so abstract data is not recorded.

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、光通信システムにおける受信用データリンク
のプリアンプとして用いることのできる増幅装置に関す
るものである。
DETAILED DESCRIPTION OF THE INVENTION [Field of Industrial Application] The present invention relates to an amplifier device that can be used as a preamplifier of a receiving data link in an optical communication system.

〔従来の技術〕[Conventional technology]

従来のこの種の増幅装置としては、IEEEJourn
al of’ Solid−State Clrcui
ts,Vol.SC−21No.6 December
 1986 r 2 0 0 M b i t / s
 7 7イバオブティックリンク用集漬回路」 “In
tegratedC1rcults f’or a 2
00Mbit/s Fiber−Optic Ilnk
”に記載されたアンプICが知られている。
As a conventional amplifier of this type, IEEE Journal
al of' Solid-State
ts, Vol. SC-21No. 6 December
1986 r200 Mbit/s
7 7 Ibao Boutique Link Concentrator Circuit” “In
tegratedC1rcults f'or a 2
00Mbit/s Fiber-Optic Ilnk
” is known.

〔発明が解決しようとする課題〕[Problem to be solved by the invention]

上記の従来の増幅装置では、負荷が接続された場合の出
力端子電圧の変動により自走発振することが多いという
問題点があった。また、信号に重畳された外来雑音が、
そのまま出力信号に含まれて出力される問題点があった
The conventional amplifier device described above has a problem in that it often causes free-running oscillation due to fluctuations in the output terminal voltage when a load is connected. In addition, external noise superimposed on the signal
There was a problem in that the signal was included in the output signal as it was and was output.

第3図に従来の増幅装置の回路図を示し、上記問題点を
具体的に説明する。この増幅装置はエミッタ接地の増幅
段トランジスタQlのコレクタにエミッタフォロワのト
ランジスタQ2を接続したものである。トランジスタQ
2のエミッタからは逆流防止用のダイオードD1抵抗R
,を介してトランジスタQ1のベースへ帰還がかけられ
ている。
FIG. 3 shows a circuit diagram of a conventional amplifier device, and the above problems will be specifically explained. This amplifier device has an emitter follower transistor Q2 connected to the collector of an amplification stage transistor Ql whose emitter is grounded. transistor Q
From the emitter of 2, there is a diode D1 resistor R for backflow prevention.
, to the base of the transistor Q1.

トランジスタQ  ,Q  のバイアイ電圧vccは電
源部300から与えられている。
Bi-eye voltage vcc of transistors Q 1 and Q 2 is provided from power supply section 300 .

このような増幅装置では、出力端子OUTに負荷が接続
された場合、出力端子電圧V2の交流変動に伴ってトラ
ンジスタQ2のエミッタから負荷側へ流れる電流■ 及
びトランジスタQ2のコレクタ電流I2が変動する。こ
れによって、トランジスタQ のコレクタ電流I 及び
抵抗r1の両端間電圧V。が変動することとなり、結局
、トランジスタQ1により構成される増幅器の利得が不
安定となる。
In such an amplifier device, when a load is connected to the output terminal OUT, the current (2) flowing from the emitter of the transistor Q2 to the load side and the collector current I2 of the transistor Q2 fluctuate with alternating current fluctuations in the output terminal voltage V2. As a result, the collector current I of the transistor Q and the voltage V across the resistor r1. As a result, the gain of the amplifier constituted by the transistor Q1 becomes unstable.

ところで、光通信における受信用データリンクでは、プ
リアンプの利得を発振寸前に調整して用いることが多い
。従って、このような条件で上記第3図に示した増幅装
置が用いられると、利得不安定のため自走発振が生じる
。また、入力端子INから入力した信号に外来雑音が重
畳した場合には、そのまま増幅されて出力端子OUTか
ら取出されることになり、外来雑音の除去がなされなか
った。
Incidentally, in a receiving data link in optical communication, the gain of a preamplifier is often adjusted to just before oscillation. Therefore, when the amplifier shown in FIG. 3 is used under such conditions, free-running oscillation occurs due to gain instability. Further, when external noise is superimposed on a signal input from the input terminal IN, the signal is amplified as it is and taken out from the output terminal OUT, and the external noise is not removed.

そこで本発明は、自走発振を防止でき、また信号に重畳
した外来雑音を除去することができる増幅装置を提供す
ることを目的とする。
SUMMARY OF THE INVENTION Therefore, an object of the present invention is to provide an amplifier device that can prevent free-running oscillation and can also remove external noise superimposed on a signal.

〔課題を解決するための手段〕[Means to solve the problem]

本発明に係る増幅装置では、入力信号を所定のゲインで
増幅する増幅器を含む増幅部と、この増幅部の後段に接
続され、増幅器と負荷側との間で高、低のインピーダン
ス変換を行う増幅器を含むインタフェース部と、増幅部
へバイアス電圧を供給する第1の電源部と、インタフェ
ース部へバイアス電圧を供給し、第1の電源とは独立し
て動作する第2の電源部とを備えたことを特徴とする。
The amplifier device according to the present invention includes an amplifier section including an amplifier that amplifies an input signal with a predetermined gain, and an amplifier that is connected after the amplifier section and performs high and low impedance conversion between the amplifier and the load side. a first power supply unit that supplies a bias voltage to the amplifier unit; and a second power supply unit that supplies a bias voltage to the interface unit and operates independently of the first power supply. It is characterized by

また、本発明に係る増幅装置は、入力信号を所定のゲイ
ンで増幅する増幅器を含む増幅部と、この増幅部の後段
に接続され、増幅器と負荷側との間で高インピーダンス
低インピーダンスのインピーダンス変換を行う2段の増
幅器を含み、差動出力を得る出力端子がこれらの増幅器
のそれぞれから引き出されたインタフェース部とを備え
たことを特徴とする。
Further, the amplifier device according to the present invention includes an amplifier section including an amplifier that amplifies an input signal with a predetermined gain, and an impedance conversion between high impedance and low impedance between the amplifier and the load side, which is connected to a subsequent stage of the amplifier section. The present invention is characterized in that it includes two stages of amplifiers that perform the following steps, and an interface section in which output terminals for obtaining differential outputs are led out from each of these amplifiers.

〔作用〕[Effect]

本発明に係る増幅装置は、以上の通りに構成されるので
、前者の構成によって負荷と接続されるのはインタフェ
ース部であり、増幅部とは独立した第2の電源部からバ
イアス電圧が与えられて動作するため、出力端子間電圧
の交流変動が影響を及ぼすのはインタフェース部にとど
まり、増幅部への影響を断つことができる。
Since the amplifier device according to the present invention is configured as described above, in the former configuration, it is the interface section that is connected to the load, and the bias voltage is applied from the second power supply section independent of the amplifier section. Therefore, alternating current fluctuations in the voltage between the output terminals affect only the interface section, and the influence on the amplification section can be cut off.

また、後者の増幅装置によってインタフェース部で出力
信号の差動出力を得るため、信号に重畳された外来雑音
が同相分として除去されることになる。
Furthermore, since differential output of the output signal is obtained by the latter amplifier at the interface section, external noise superimposed on the signal is removed as an in-phase component.

〔実施例〕〔Example〕

以下、添付図面の第1図及び第2図を参照して本発明の
一実施例に係る増幅装置を説明する。図面の説明におい
て同一の要素には同一の符号を付し、その説明を省略す
る。
DESCRIPTION OF THE PREFERRED EMBODIMENTS An amplifier device according to an embodiment of the present invention will be described below with reference to FIGS. 1 and 2 of the accompanying drawings. In the description of the drawings, the same elements are denoted by the same reference numerals, and the description thereof will be omitted.

第1図は本発明の一実施例に係る増幅装置の構成図を示
す。増幅部100は、第3図に示した増幅装置と同じ構
成である。この増幅部100では入力端子INに到来し
た入力信号をトランジスタQlにより所定利得で増幅し
、エミッタフォロワのトランジスタQ2によりインピー
ダンス変換してインターフェース部2 o oへ送出す
る。
FIG. 1 shows a configuration diagram of an amplifier device according to an embodiment of the present invention. The amplifying section 100 has the same configuration as the amplifying device shown in FIG. In this amplifying section 100, an input signal that has arrived at the input terminal IN is amplified with a predetermined gain by a transistor Ql, impedance-converted by an emitter follower transistor Q2, and sent to an interface section 2 o o.

インターフェース部200は電源部300とは独立して
動作する電源部301によりバイアス電圧が与えられて
いる2段のエミッタフォロワ型のトランジスタ増幅器が
含まれている。すなわち、増幅部100より出力された
信号は、トランジスタQ3のベースへ与えられる。トラ
ンジスタQ3のコレクタに接続された抵抗Rに生じる入
力信号に対応する電圧をトランジスタQ4のコレクタベ
ース間に入力し、トランジスタQ4のエミッタから第2
の出力端子OUT2へ導く。トランジスタQ3のエミッ
タに接続された第1の出力端子OUT  からはトラン
ジスタQ3を経た信号が出力I される。ここで、トランジスタQ  .Q  はともに
前述のようにエミッタフオロワであり、高、低のインピ
ーダンス変換を行う利得がほぼ「1」の増幅器である。
The interface section 200 includes a two-stage emitter follower type transistor amplifier to which a bias voltage is applied by a power supply section 301 that operates independently of the power supply section 300 . That is, the signal output from the amplifier section 100 is applied to the base of the transistor Q3. A voltage corresponding to the input signal generated in the resistor R connected to the collector of the transistor Q3 is input between the collector and base of the transistor Q4,
leads to the output terminal OUT2. A signal passed through the transistor Q3 is outputted from a first output terminal OUT connected to the emitter of the transistor Q3. Here, transistor Q. Q is an emitter follower as described above, and is an amplifier with a gain of approximately "1" that performs high-to-low impedance conversion.

また、トランジスタQ3のコレクタとアースとの間には
定電流負荷(定電流源)101が接続される。この定電
流負荷101に流れる電流をIとし、各部の電流電圧が
図示の如くであるとき、トランジスタQ3のコレタク・
エミッタ間電圧■。Eは VCE″″V4−v3 −(V  −rl3)−rIcE CC .V  −r(ICE+1)−rlcECC −V  −2rIcE−rI CC 一V CC  2 V a−r I −V  −2 (V2−VBE) − r ICC となる。
Further, a constant current load (constant current source) 101 is connected between the collector of the transistor Q3 and the ground. Let the current flowing through this constant current load 101 be I, and when the current voltage at each part is as shown in the figure, the collector voltage of the transistor Q3 is
Emitter voltage■. E is VCE″″V4-v3-(V-rl3)-rIcE CC . V −r(ICE+1)−rlcECC −V −2rIcE−rI CC −V CC 2 V a−r I −V −2 (V2−VBE) − r ICC .

従って、増幅部100の出力電圧v2が過小となった場
合(増幅部100の入力電流が過大となった場合)でも
、定電流負荷101に電流■が流れるため、コレクタ・
エミッタ間電圧V。Eを抑制してトランジスタQ3の破
壊を防止できる。このような特性を持つため、インタフ
ェース部200はいかなる出力信号を出力する増幅部1
00にも接続できる。
Therefore, even when the output voltage v2 of the amplifier section 100 becomes too small (when the input current of the amplifier section 100 becomes too large), the current ■ flows through the constant current load 101, so that the collector
Emitter voltage V. E can be suppressed to prevent destruction of the transistor Q3. Because it has such characteristics, the interface section 200 can be connected to the amplifier section 1 that outputs any output signal.
Can also be connected to 00.

以上のように構成された増幅装置では、出力端子OUT
  ,OUT2間に負荷が接続された場合、■ それぞれの出力端子間電圧v .■ が交流変動し、電
流1  .1  が変動するから電流■3,I5も変動
を来たす。しかし、インタフェース部200が電源部3
00とは独立に動作する電源部301によりバイアス電
圧を受ける2段のエミッタフォロワで構成されているた
め、入力インピーダンスが高いという効果がそのまま発
揮される。
In the amplifier configured as above, the output terminal OUT
, OUT2, ■ Voltage between each output terminal v . ■ changes in alternating current, and the current 1. 1 fluctuates, current ■3, I5 also fluctuates. However, the interface section 200 is connected to the power supply section 3.
Since it is composed of a two-stage emitter follower that receives a bias voltage from a power supply unit 301 that operates independently of the power supply unit 301, the effect of high input impedance is directly exhibited.

すなわち、増幅部100の出力端子電圧V2が交流変動
しなくなり、電流I  ,I  も変動しなくなること
から、増幅部100の利得が安定化され、自走発振を防
止できる。
That is, since the output terminal voltage V2 of the amplifying section 100 no longer fluctuates and the currents I 1 and I 2 also no longer fluctuate, the gain of the amplifying section 100 is stabilized and free-running oscillation can be prevented.

また、インタフェース部200出力端子OUT  ,O
UT2の出力は差動出力となり動相分の除去がなされ、
信号に重畳した外来信号を除去できる。
In addition, the interface unit 200 output terminals OUT, O
The output of UT2 becomes a differential output, and the dynamic phase component is removed.
External signals superimposed on the signal can be removed.

第2図には、上記の増幅装置の電源部を除いた構成部分
を、IC化したICチップ400の回路図が示されてい
る。このICチップ400においでは、各ビン1〜6か
らの内部配線に伴う負荷容量、抵抗、インダクタンスを
それぞれC,R,Lで示してある(それぞれ同符号でも
同一値ではない。)。
FIG. 2 shows a circuit diagram of an IC chip 400 in which the components of the above-mentioned amplifier device except for the power supply section are integrated into an IC. In this IC chip 400, the load capacitance, resistance, and inductance associated with the internal wiring from each of bins 1 to 6 are indicated by C, R, and L, respectively (even though they have the same symbols, they do not have the same values).

このICチップ400では、増幅部100Aにおいてト
ランジスタQ1の前段にエミッタフォロワのトランジス
タQ5が接続され、高インピーダンス低インピーダンス
のインピーダンス変換を行って入力端子INから到来す
る信号をトランジスタQlのベースへ与える。インタフ
ェース部200のトランジスタQ,Q7及びこれに接続
されている抵抗は定電流負荷101を構成する。
In this IC chip 400, an emitter follower transistor Q5 is connected to the front stage of the transistor Q1 in the amplifier section 100A, performs impedance conversion from high impedance to low impedance, and supplies a signal arriving from the input terminal IN to the base of the transistor Q1. Transistors Q and Q7 of the interface section 200 and the resistor connected thereto constitute a constant current load 101.

具体的には、トランジスタQ6のベース電位でエミッタ
電位を規定し、これをトランジスタQ7のべ−スに与え
ることによってトランジスタQ7のペース電位を規定す
る。これによって、実際上、トランジスタQ7のコレク
タ・ベース間電圧が安定化されて、トランジスタQ7の
コレクタ電流が一定電流Iとなるように構成されている
Specifically, the emitter potential is defined by the base potential of the transistor Q6, and by applying this to the base of the transistor Q7, the pace potential of the transistor Q7 is defined. As a result, the collector-base voltage of the transistor Q7 is actually stabilized, so that the collector current of the transistor Q7 becomes a constant current I.

このようなICチップ400のピン3を入力端子INと
し、ビン4.5を出力端子OUT1,OUT2とし、ピ
ンlに電源300,ピン2に電源301をそれぞれ接続
し、ピン6とアースとを接続すると、第7図に示した増
幅装置として動作する。すなわち、負荷が接続されても
増幅部100Aの利得が変動せず、自走発振を防止でき
、また出力が差動出力であるから外来雑音を信号から除
去できる。従って、このICチップは光通信における受
信用データリンクのブリアンプICとして用いると好適
である。
Pin 3 of such an IC chip 400 is used as an input terminal IN, pin 4.5 is used as output terminals OUT1 and OUT2, a power supply 300 is connected to pin l, a power supply 301 is connected to pin 2, and pin 6 is connected to ground. Then, it operates as the amplifier shown in FIG. That is, even when a load is connected, the gain of the amplifier section 100A does not change, and free-running oscillation can be prevented, and since the output is a differential output, external noise can be removed from the signal. Therefore, this IC chip is suitable for use as a pre-amplifier IC for a receiving data link in optical communication.

なお、本実施例のトランジスタを、バイボーラではなく
ユニポーラのものとしてもよく、また真空管としても同
じ効果が期待できる。
Note that the transistor of this embodiment may be a unipolar transistor instead of a bipolar transistor, and the same effect can be expected even if the transistor is a vacuum tube.

〔発明の効果〕〔Effect of the invention〕

以上、詳細に説明したように本発明に係る増幅装置によ
れば、増幅部とインタフェース部とを独立動作する電源
部によりバイアスする構成としたので、負荷接続による
交流変動の影響がインタフェース部でとどまり、増幅部
へ影響がないから自走発振を防止できる。
As described in detail above, according to the amplifier according to the present invention, the amplifier section and the interface section are biased by the independently operating power supply section, so that the influence of AC fluctuations due to load connection is limited to the interface section. , since it does not affect the amplifier section, free-running oscillation can be prevented.

また、出力端子をインピーダンス変換用の増幅器のそれ
ぞれから得て、差動出力を得るようにしたので、信号に
重畳した外来雑音を除去できる効果がある。
Further, since the output terminals are obtained from each of the amplifiers for impedance conversion to obtain a differential output, there is an effect that external noise superimposed on the signal can be removed.

【図面の簡単な説明】[Brief explanation of the drawing]

第1図は本発明の一実施例に係る増幅装置の構成図、第
2図は本発明の一実施例に係る増幅装置をIC化した場
合の構成図、第3図は従来の増幅装置の構成図である。 100,IOOA・・・増幅部、101・・・定電流負
荷、200・・・インタフェース部、300,301・
・・電源部、400・・・ICチップ、Q  −Q7・
・・トランジスタ。
Fig. 1 is a block diagram of an amplifier according to an embodiment of the present invention, Fig. 2 is a block diagram of an IC version of the amplifier according to an embodiment of the present invention, and Fig. 3 is a diagram of a conventional amplifier. FIG. 100,IOOA...Amplification section, 101...Constant current load, 200...Interface section, 300,301.
...Power supply section, 400...IC chip, Q-Q7.
...Transistor.

Claims (1)

【特許請求の範囲】 1、入力信号を所定のゲインで増幅する増幅器を含む増
幅部と、 この増幅部の後段に接続され、前記増幅器と負荷側との
間で高、低のインピーダンス変換を行う増幅器を含むイ
ンタフェース部と、 前記増幅部へバイアス電圧を供給する第1の電源部と、 前記インタフェース部へバイアス電圧を供給し、前記第
1の電源とは独立して動作する第2の電源部とを備えた
ことを特徴とする増幅装置。 2、入力信号を所定のゲインで増幅する増幅器を含む増
幅部と、 この増幅部の後段に接続され、前記増幅器と負荷側との
間で高、低のインピーダンス変換を行う2段の増幅器を
含み、差動出力を得る出力端子がこれらの増幅器のそれ
ぞれから引き出されたインタフェース部とを備えたこと
を特徴とする増幅装置。 3、前記増幅部へバイアス電圧を供給する第1の電源部
と、 前記インタフェース部へバイアス電圧を供給し、前記第
1の電源とは独立して動作する第2の電源部とを備えた
ことを特徴とする請求項2記載の増幅装置。
[Claims] 1. An amplifier section including an amplifier that amplifies an input signal with a predetermined gain; and an amplifier section that is connected to a subsequent stage of this amplifier section and performs high and low impedance conversion between the amplifier and the load side. an interface section including an amplifier; a first power supply section that supplies a bias voltage to the amplification section; and a second power supply section that supplies a bias voltage to the interface section and operates independently of the first power supply. An amplifying device characterized by comprising: 2. An amplifier section including an amplifier that amplifies the input signal with a predetermined gain, and a two-stage amplifier connected to the rear stage of this amplifier section and performing high and low impedance conversion between the amplifier and the load side. , and an interface section whose output terminals for obtaining a differential output are drawn out from each of these amplifiers. 3. A first power supply unit that supplies a bias voltage to the amplification unit; and a second power supply unit that supplies a bias voltage to the interface unit and operates independently of the first power supply. The amplifying device according to claim 2, characterized in that:
JP1116747A 1989-05-10 1989-05-10 Amplifier Pending JPH02295207A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP1116747A JPH02295207A (en) 1989-05-10 1989-05-10 Amplifier

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP1116747A JPH02295207A (en) 1989-05-10 1989-05-10 Amplifier

Publications (1)

Publication Number Publication Date
JPH02295207A true JPH02295207A (en) 1990-12-06

Family

ID=14694767

Family Applications (1)

Application Number Title Priority Date Filing Date
JP1116747A Pending JPH02295207A (en) 1989-05-10 1989-05-10 Amplifier

Country Status (1)

Country Link
JP (1) JPH02295207A (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004072638A (en) * 2002-08-08 2004-03-04 Fujitsu Ltd Distributed amplifier

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004072638A (en) * 2002-08-08 2004-03-04 Fujitsu Ltd Distributed amplifier

Similar Documents

Publication Publication Date Title
EP0664605B1 (en) Amplifier device
US5455535A (en) Rail to rail operational amplifier intermediate stage
JP2559392B2 (en) Bridge amplifier
JP3697679B2 (en) Stabilized power circuit
JPS61214807A (en) Amplification circuit
US4460876A (en) Low consumption, wide-band linear amplifier operating in sliding class A
JPH02295207A (en) Amplifier
US6545544B1 (en) Efficient high overdrive transimpedance amplifiers
JP3149911B2 (en) Preamplifier circuit
JPH0362042B2 (en)
JP3922906B2 (en) Wideband differential amplifier circuit
JP3214174B2 (en) Operational amplifier
JP3591162B2 (en) Active filter
JP3565258B2 (en) Ripple filter circuit and amplifier using the same
JPS6231523B2 (en)
JP3470835B2 (en) Operational amplifier
JP3439409B2 (en) Current mirror circuit
JP2623954B2 (en) Variable gain amplifier
JP3309878B2 (en) Amplifier
JPH04367107A (en) light detection circuit
JPH0253307A (en) Low frequency amplifier circuit
JP3000737B2 (en) Output buffer circuit
KR830001980B1 (en) Power amplification circuit
KR830001979B1 (en) Power amplification circuit
JPH06112739A (en) Amplifier input circuit