JPH02295226A - ディジタル・アナログ変換器と共に使われるクランプ回路 - Google Patents
ディジタル・アナログ変換器と共に使われるクランプ回路Info
- Publication number
- JPH02295226A JPH02295226A JP2094205A JP9420590A JPH02295226A JP H02295226 A JPH02295226 A JP H02295226A JP 2094205 A JP2094205 A JP 2094205A JP 9420590 A JP9420590 A JP 9420590A JP H02295226 A JPH02295226 A JP H02295226A
- Authority
- JP
- Japan
- Prior art keywords
- converter
- signal
- digital
- coupled
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000003990 capacitor Substances 0.000 claims abstract description 22
- 238000006243 chemical reaction Methods 0.000 claims description 9
- 230000003750 conditioning effect Effects 0.000 claims description 4
- 230000008878 coupling Effects 0.000 claims 5
- 238000010168 coupling process Methods 0.000 claims 5
- 238000005859 coupling reaction Methods 0.000 claims 5
- 239000000872 buffer Substances 0.000 description 6
- 239000002131 composite material Substances 0.000 description 5
- 230000001143 conditioned effect Effects 0.000 description 4
- 238000000034 method Methods 0.000 description 4
- 238000010586 diagram Methods 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 238000012886 linear function Methods 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N9/00—Details of colour television systems
- H04N9/64—Circuits for processing colour signals
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/14—Picture signal circuitry for video frequency region
- H04N5/16—Circuitry for reinsertion of DC and slowly varying components of signal; Circuitry for preservation of black or white level
- H04N5/18—Circuitry for reinsertion of DC and slowly varying components of signal; Circuitry for preservation of black or white level by means of "clamp" circuit operated by switching circuit
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/44—Receiver circuitry for the reception of television signals according to analogue transmission standards
- H04N5/445—Receiver circuitry for the reception of television signals according to analogue transmission standards for displaying additional information
- H04N5/45—Picture in picture, e.g. displaying simultaneously another television channel in a region of the screen
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/44—Receiver circuitry for the reception of television signals according to analogue transmission standards
- H04N5/57—Control of contrast or brightness
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Analogue/Digital Conversion (AREA)
- Picture Signal Circuits (AREA)
- Compression Or Coding Systems Of Tv Signals (AREA)
- Color Television Systems (AREA)
- Television Receiver Circuits (AREA)
- Stereophonic System (AREA)
- Feedback Control In General (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は信号処理回路に関し、特にディジタルおよびア
ナログの両方の回路を用いるシステムに関する。
ナログの両方の回路を用いるシステムに関する。
発明の背景
アナログ信号がパルス符号変調ＰＣＭ （例えば２進）
形式に変換され、ＰＣＭ形式で処理され、その後アナロ
グ形式に変換されるディゾタル信号処理システムにおい
て、所望の解像度および信号のダイナミックレンジに調
和する最小の数のサンプル当りのビット数を制限するこ
とが望ましい。しかしながら、実際問題としてサンプル
がディゾタル・システム中を移動するにつれてサンプル
当りのビット数は増加し、ディジタル・アナログ変換器
に必要とされるピット容量はアナログ・ディジタル変換
器のサンプル・ピット幅を越えることがある。このこと
は特にビデオ信号を処理する場合について言える。例え
ば、白黒のビデオ画像を表わすディジタル的に処理され
たルミナンス信号を考えてみる。白黒画像の平均の輝度
はルミナンス信号の直流（ Ｄ．Ｃ． ）もしくは平均
の振幅に依存する。
形式に変換され、ＰＣＭ形式で処理され、その後アナロ
グ形式に変換されるディゾタル信号処理システムにおい
て、所望の解像度および信号のダイナミックレンジに調
和する最小の数のサンプル当りのビット数を制限するこ
とが望ましい。しかしながら、実際問題としてサンプル
がディゾタル・システム中を移動するにつれてサンプル
当りのビット数は増加し、ディジタル・アナログ変換器
に必要とされるピット容量はアナログ・ディジタル変換
器のサンプル・ピット幅を越えることがある。このこと
は特にビデオ信号を処理する場合について言える。例え
ば、白黒のビデオ画像を表わすディジタル的に処理され
たルミナンス信号を考えてみる。白黒画像の平均の輝度
はルミナンス信号の直流（ Ｄ．Ｃ． ）もしくは平均
の振幅に依存する。
ルミナンス信号のダイナミックレンジが処理システムの
ビット幅により表わすことのできる最大値に正確に等し
いと、一方では信号のピークをクリッピングすることな
く輝度制御をディジタル的に実行することはできず、他
方ではシステムのビット幅を拡張することなく輝度制御
をディジタル的に実行することはできない。一般に、こ
れらの方法は性能を落すかシステム・コストを増加させ
るから何れの方法も望ましくない。
ビット幅により表わすことのできる最大値に正確に等し
いと、一方では信号のピークをクリッピングすることな
く輝度制御をディジタル的に実行することはできず、他
方ではシステムのビット幅を拡張することなく輝度制御
をディジタル的に実行することはできない。一般に、こ
れらの方法は性能を落すかシステム・コストを増加させ
るから何れの方法も望ましくない。
個別の信号源からのビデオ画像が単一の表示スクリーン
の専有部分に同時に表示されるピクチャーインピクチャ
ー（ ｐｉｘ−ｉｎ−ｐｉｘ ）のビデオ・システムを
考えてみる。一般的には、視聴者の注目が２つの・画像
の一方だけに余り払われないように、両方の画像の平均
輝度はほぼ等しいことが望ましい。２つの画像の平均輝
度がほぼ等しいことを確実にするために、典型的ｆｚ
ｐｉｘ−ｉｎ−ｐｉχの受像機は２つの画像を表わす２
つの信号が同じＤ． Ｃ．基準値にクランプされるよう
にする。
の専有部分に同時に表示されるピクチャーインピクチャ
ー（ ｐｉｘ−ｉｎ−ｐｉｘ ）のビデオ・システムを
考えてみる。一般的には、視聴者の注目が２つの・画像
の一方だけに余り払われないように、両方の画像の平均
輝度はほぼ等しいことが望ましい。２つの画像の平均輝
度がほぼ等しいことを確実にするために、典型的ｆｚ
ｐｉｘ−ｉｎ−ｐｉχの受像機は２つの画像を表わす２
つの信号が同じＤ． Ｃ．基準値にクランプされるよう
にする。
このような事情により、システムのビット幅を拡張させ
ることなくあるいは信号品質を落すことなく、ディジタ
ルおよびアナログのビデオ処理システムにディノタルの
Ｄ．Ｃ．レベル制御の機能を与えることが望ましいこと
として認識される。
ることなくあるいは信号品質を落すことなく、ディジタ
ルおよびアナログのビデオ処理システムにディノタルの
Ｄ．Ｃ．レベル制御の機能を与えることが望ましいこと
として認識される。
発明の概要
本発明は、処理済み信号の平均値もしくはＤ．Ｃ．値を
調整するためのディジタル制御システムヲ含んでいる。
調整するためのディジタル制御システムヲ含んでいる。
このシステムにはディジタル・アナログ変換器からの出
力信号のＤ．Ｃ．レベルを選択的にオフセットするため
に、出力端子に接続される回路を有するディジタル・ア
ナログ変換器が組み込まれている。ディジタル・アナロ
グ変換器の出力結線はコンデンサの一方の電極に結合さ
れる。このコンデンサの他方の電極は制御システムの出
力端子て結合され、また基準電位源に選択的に結合され
る。変換されるディジタル信号およびＤ．Ｃ．制御値は
マルチプレクサを介してディジタル・アナログ変換器に
結合される。基準電位はディジタル・アナログ変換器に
結合されているＤ． Ｃ．制御値と同時に所定の間隔で
コンデンサに結合される。ディジタル信号がディジタル
・アナログ変換器に結合される別の間隔でディジタル・
アナログ変換器の出力は出力信号を選択的にオフセント
するための回路によりＤ． Ｃ．オフセットされる。
力信号のＤ．Ｃ．レベルを選択的にオフセットするため
に、出力端子に接続される回路を有するディジタル・ア
ナログ変換器が組み込まれている。ディジタル・アナロ
グ変換器の出力結線はコンデンサの一方の電極に結合さ
れる。このコンデンサの他方の電極は制御システムの出
力端子て結合され、また基準電位源に選択的に結合され
る。変換されるディジタル信号およびＤ．Ｃ．制御値は
マルチプレクサを介してディジタル・アナログ変換器に
結合される。基準電位はディジタル・アナログ変換器に
結合されているＤ． Ｃ．制御値と同時に所定の間隔で
コンデンサに結合される。ディジタル信号がディジタル
・アナログ変換器に結合される別の間隔でディジタル・
アナログ変換器の出力は出力信号を選択的にオフセント
するための回路によりＤ． Ｃ．オフセットされる。
実施例
ピクチャーインピクチャーのビデオ信号処理システムに
関連させて本発明を説明するが非常に福広い応用例のあ
ることを理解すべきである。
関連させて本発明を説明するが非常に福広い応用例のあ
ることを理解すべきである。
第１図を参照すると、標準のＮＴＳＣ形式によるベース
バンドの複合ビデオ信号のほぼ１水平ラインが示されて
いる。この信号は、水平同期成分、基準周波数すなわち
バースト成分、帰線消去レベル成分および情報成分を含
んでいる。個々の成分の振幅は標準化され、ＩＲＥ単位
で測定され、水平同期成分の先頭値は−４ ０ ＩＲＥ
単位で最も負であり、情報成分の最大値は１ ０ ０
ＩＲＥ単位で最も正である。帰線消去レベルは零ＩＲＥ
単位にあり、画像中に表示される普通の黒レベルより多
少のＩＩ単位だけ黒い。水平同期パルスが信号から取り
除かれると、ビデオ情報により表わされる画像の平均輝
度はライン期間に亘ってビデオ情報の線形関数すなわち
Ｄ．Ｃ．値である。
バンドの複合ビデオ信号のほぼ１水平ラインが示されて
いる。この信号は、水平同期成分、基準周波数すなわち
バースト成分、帰線消去レベル成分および情報成分を含
んでいる。個々の成分の振幅は標準化され、ＩＲＥ単位
で測定され、水平同期成分の先頭値は−４ ０ ＩＲＥ
単位で最も負であり、情報成分の最大値は１ ０ ０
ＩＲＥ単位で最も正である。帰線消去レベルは零ＩＲＥ
単位にあり、画像中に表示される普通の黒レベルより多
少のＩＩ単位だけ黒い。水平同期パルスが信号から取り
除かれると、ビデオ情報により表わされる画像の平均輝
度はライン期間に亘ってビデオ情報の線形関数すなわち
Ｄ．Ｃ．値である。
第２図は、ｐｉｘ−ｉｎ−ｐｉｘシステムに関する全体
の処理装置の一部分を示す。第２図において、普通のチ
ューナ・中間周波検波回路でよい各信号源１０および１
２からの２つのビデオ信号ＡとＢはスイッチ１４に供給
される。スイッチ１４は、ユーザ入力に応答するシステ
ムの制御回路１６により制御され、入力信号ＡとＢの一
方もしくは両方を主のビデオ信号処理経路およびｐｉｘ
−ｉｎ−ｐｉｘの信号処理経路に送る。主のビデオ処理
経路は、偏向信号および帰線消去信号を発生するために
同期信号を抽出し、ビデオ情報成分を表示装置などに供
給するよう条件づける回路を有する回路１８を含んでい
る。この処理回路１８からの出力信号はパノファ増幅器
３２に結合される。バッファ増幅器３２から発生する出
力信号はマルチプレクサ３８の第１人力端子に結合され
る。ｐｉｘ−ｉｎ−ｐｉｘの処理経路からの信号はマル
チゾレクサ３８の第２の入力端子に結合される。マルチ
プレクサ３８はｐｉｘ−ｉｎ−ｐｉｘ処理回路からの制
御信号により、主の画像中に挿入画像としてｐｉｘ−ｉ
ｎ−ｐｉｘ画像を表示させるような形式の信号を発生さ
せるために（ビデオ信号処理の技術分野において知られ
ている）主のビデオ信号とｐｉｘ−ｉｎ−ｐｉｘ信号を
選択的に時分割多重化するようにｐ ｉｘ − ｉ ｎ
−ｐ ｉｘ処理回路からの制御信号により条件づけられ
る。マルチプレクサ３８の出力４０は信号を表示するよ
う条件づけるための別の回路（図示せず）に結合される
。
の処理装置の一部分を示す。第２図において、普通のチ
ューナ・中間周波検波回路でよい各信号源１０および１
２からの２つのビデオ信号ＡとＢはスイッチ１４に供給
される。スイッチ１４は、ユーザ入力に応答するシステ
ムの制御回路１６により制御され、入力信号ＡとＢの一
方もしくは両方を主のビデオ信号処理経路およびｐｉｘ
−ｉｎ−ｐｉｘの信号処理経路に送る。主のビデオ処理
経路は、偏向信号および帰線消去信号を発生するために
同期信号を抽出し、ビデオ情報成分を表示装置などに供
給するよう条件づける回路を有する回路１８を含んでい
る。この処理回路１８からの出力信号はパノファ増幅器
３２に結合される。バッファ増幅器３２から発生する出
力信号はマルチプレクサ３８の第１人力端子に結合され
る。ｐｉｘ−ｉｎ−ｐｉｘの処理経路からの信号はマル
チゾレクサ３８の第２の入力端子に結合される。マルチ
プレクサ３８はｐｉｘ−ｉｎ−ｐｉｘ処理回路からの制
御信号により、主の画像中に挿入画像としてｐｉｘ−ｉ
ｎ−ｐｉｘ画像を表示させるような形式の信号を発生さ
せるために（ビデオ信号処理の技術分野において知られ
ている）主のビデオ信号とｐｉｘ−ｉｎ−ｐｉｘ信号を
選択的に時分割多重化するようにｐ ｉｘ − ｉ ｎ
−ｐ ｉｘ処理回路からの制御信号により条件づけられ
る。マルチプレクサ３８の出力４０は信号を表示するよ
う条件づけるための別の回路（図示せず）に結合される
。
公知のｐｉｘ−ｉｎ−ｐｉｘ処理回路には２つの一般的
な型式があり、それらは複合ビデオ信号を処理するもの
と、成分ビデオ信号を処理するものである。
な型式があり、それらは複合ビデオ信号を処理するもの
と、成分ビデオ信号を処理するものである。
前者の場合、先に述べた別の回路はルミナンス信号およ
びクロミナンス信号を分離し、原色て関連するＲ．Ｇ，
Ｂ信号を発生する装置を含んでいる。
びクロミナンス信号を分離し、原色て関連するＲ．Ｇ，
Ｂ信号を発生する装置を含んでいる。
この例の場合、回路１８は最小の処理回路を含んでいる
。
。
成分によるシステムの場合、ルミナンス信号とクロミナ
ンス信号が別々に処理される。成分によるシステムは両
方の成分を処理するために第２図に示すものの大体２倍
の回路を必要とする。この場合、回路１８はルミナンス
成分とクロミナ／ス成分を分離する回路を含み、マルチ
グレクサ３８に続く別の処理回路は簡単化される。
ンス信号が別々に処理される。成分によるシステムは両
方の成分を処理するために第２図に示すものの大体２倍
の回路を必要とする。この場合、回路１８はルミナンス
成分とクロミナ／ス成分を分離する回路を含み、マルチ
グレクサ３８に続く別の処理回路は簡単化される。
以下の説明において、第２図の装置は複合ビデオ信号あ
るいはビデオ信号のルミナンス成分の何れかを処理して
いるものとする。
るいはビデオ信号のルミナンス成分の何れかを処理して
いるものとする。
ｐｉｘ−ｉｎ−ｐｉｘの処理経路は、第２のビデオ信号
を主のビデオ信号に同期化させ、第２のビデオ信号を圧
縮することを主目的とする回路２０を含んでいる。この
処理回路はアナログのビデオ信号をＰＣＭ信号に変換す
るためのアナログ・ディジタル変換器を含んでいる。ま
た、処理回路２０はＰＣＭのビデオ信号を貯えるための
フィールドメモリもし〈はフレームメモリ、およびメモ
リへの信号の書き込みとメモリからの信号の読み出しな
どの同期をとるためのタイミング回路を含んでｂる。処
理回路２０からの同期化したＰＣＭサンプルはディジタ
ル・アナログ変換器２４に結合され、そこでＰＣＭサン
プルはアナログ形式に変換され、その後バッファ増幅器
３６を介してマルチプレクサ３８に結合される。
を主のビデオ信号に同期化させ、第２のビデオ信号を圧
縮することを主目的とする回路２０を含んでいる。この
処理回路はアナログのビデオ信号をＰＣＭ信号に変換す
るためのアナログ・ディジタル変換器を含んでいる。ま
た、処理回路２０はＰＣＭのビデオ信号を貯えるための
フィールドメモリもし〈はフレームメモリ、およびメモ
リへの信号の書き込みとメモリからの信号の読み出しな
どの同期をとるためのタイミング回路を含んでｂる。処
理回路２０からの同期化したＰＣＭサンプルはディジタ
ル・アナログ変換器２４に結合され、そこでＰＣＭサン
プルはアナログ形式に変換され、その後バッファ増幅器
３６を介してマルチプレクサ３８に結合される。
ここでの開示の目的からすると、回路２０の内容は重要
でない。ここでのＰＣＭサンプルのビット幅がディジタ
ル・アナログ（ＤＡ）変換器のサンプル入力？一トのビ
ット幅に一致すると言うにとどめておく。この例では、
処理回路２０は６ビットで２の補数形式のサンプルから
成るビデオ信号を処理し、処理回路２０から発生される
最も負の２進サンプルはビデオ信号の帰線消去レベルに
相当するものと仮定する。ＩＲＥ単位（第１図参照）に
ついて、６ピットのサンプルの取り得る６４個の状態は
１ ０ ０ ＩＲＥのビデオ情報範囲にわたる。
でない。ここでのＰＣＭサンプルのビット幅がディジタ
ル・アナログ（ＤＡ）変換器のサンプル入力？一トのビ
ット幅に一致すると言うにとどめておく。この例では、
処理回路２０は６ビットで２の補数形式のサンプルから
成るビデオ信号を処理し、処理回路２０から発生される
最も負の２進サンプルはビデオ信号の帰線消去レベルに
相当するものと仮定する。ＩＲＥ単位（第１図参照）に
ついて、６ピットのサンプルの取り得る６４個の状態は
１ ０ ０ ＩＲＥのビデオ情報範囲にわたる。
＋３１の単位は１ ０ ０ ＩＲＥに対応し、−３２の
単位は零ＩＲＥすなわち帰線消去レベルに対応し、零単
位は５ ０ ＩＲＥに対応する。一般に、システムが複
合信号を処理していようと成分信号を処理していようと
、第２の信号の水平同期成分もしくはバースト成分の何
れをも貯えおよび／または出力する必要のないことに注
目されたい。これらの成分は回路２０の内部で使われる
が、続いての処理のためには必要でない。従って、回路
２０は信号の元のままの状態を変えることなく、６４個
のＰＣＭ状態をＯ−１００のＩＲＥビデオ情報範囲に対
応づけることができる。
単位は零ＩＲＥすなわち帰線消去レベルに対応し、零単
位は５ ０ ＩＲＥに対応する。一般に、システムが複
合信号を処理していようと成分信号を処理していようと
、第２の信号の水平同期成分もしくはバースト成分の何
れをも貯えおよび／または出力する必要のないことに注
目されたい。これらの成分は回路２０の内部で使われる
が、続いての処理のためには必要でない。従って、回路
２０は信号の元のままの状態を変えることなく、６４個
のＰＣＭ状態をＯ−１００のＩＲＥビデオ情報範囲に対
応づけることができる。
副のビデオ信号レベルが先に述べた６ビットのシステム
において１ ０ ０ ＩＲＥであり、ｌＬ）平均の輝度
レベルを増大させ、ｂ）ＤＡ変換器２４のビット容量を
増大させず、すなわちビデオ信号をクリップし、またＣ
）この機能をディジタル的に実行することが望ましい場
合を考えてみる。輝度レベルを上げるためて一定の２進
値がＰＣＭビデオ信号に加えられると、最大の信号値の
発生に対するクリッピングを防止するためκは追加のビ
ットをサンプルに加えなければならず、従って、ＤＡ変
換器２４のビット容量を前記の条件の１つに反して増大
させなければならない。
において１ ０ ０ ＩＲＥであり、ｌＬ）平均の輝度
レベルを増大させ、ｂ）ＤＡ変換器２４のビット容量を
増大させず、すなわちビデオ信号をクリップし、またＣ
）この機能をディジタル的に実行することが望ましい場
合を考えてみる。輝度レベルを上げるためて一定の２進
値がＰＣＭビデオ信号に加えられると、最大の信号値の
発生に対するクリッピングを防止するためκは追加のビ
ットをサンプルに加えなければならず、従って、ＤＡ変
換器２４のビット容量を前記の条件の１つに反して増大
させなければならない。
主のビデオ信号と副のビデオ信号が異なるチャネルから
発生しており、反対の伝送条件に因り零のＩＲＥとは異
なる帰線消去レベルをとる場合を考えてみる。この状態
は同じ初期条件の場合であっても、２つの信号について
の平均輝度は相当異なったレベルに設定される傾向にあ
る。主の画像と挿入画像間の相当に異なる輝度レベルは
視聴者に違和感を与える。従って、主のビデオ信号と副
のビデオ信号のＤ． Ｃ．レベルすなわち平均レベルを
同じ値にクランプする装置を組み込むことが望ましい。
発生しており、反対の伝送条件に因り零のＩＲＥとは異
なる帰線消去レベルをとる場合を考えてみる。この状態
は同じ初期条件の場合であっても、２つの信号について
の平均輝度は相当異なったレベルに設定される傾向にあ
る。主の画像と挿入画像間の相当に異なる輝度レベルは
視聴者に違和感を与える。従って、主のビデオ信号と副
のビデオ信号のＤ． Ｃ．レベルすなわち平均レベルを
同じ値にクランプする装置を組み込むことが望ましい。
電流源、コンデンサ、２つのスイッチおよびマルチデレ
クサを追加することにより先に述べた機能の両方を以下
のようにして実現することができる。最初に、ＤＡ変換
器２４は、ＤＡ変換器２４の出力端子および供給電位間
に接続される抵抗２８により出力電圧に変換される出力
電流を発生するものと仮定する。また、ＤＡ変換器２４
は−３２のＰＣＭ入力値て対して零電流を発生するもの
とする。さらに、制御回路１６もしくは処理回路２０の
何れかが輝度制御値を発生するように構成されているも
のとする。
クサを追加することにより先に述べた機能の両方を以下
のようにして実現することができる。最初に、ＤＡ変換
器２４は、ＤＡ変換器２４の出力端子および供給電位間
に接続される抵抗２８により出力電圧に変換される出力
電流を発生するものと仮定する。また、ＤＡ変換器２４
は−３２のＰＣＭ入力値て対して零電流を発生するもの
とする。さらに、制御回路１６もしくは処理回路２０の
何れかが輝度制御値を発生するように構成されているも
のとする。
輝度制御値はマルチゾレクサ２２の第１人カポートに結
合される。処理回路２０からのＰＣＭビデオ信号は、そ
の出力ポートがＤＡ変換器２４に結合されるマルチプレ
クサ２２の第２人カポートに結合される。マルチプレク
サ２２は、主の信号の処理回路から供給される信号ＢＬ
（結線１９）により条件づけられ、水平の帰線消去期
間の間、輝度制御値をＤＡ変換器２４に結合させ、有効
ビデオの間、ビデオ信号をＤＡ変換器２４に結合させる
。
合される。処理回路２０からのＰＣＭビデオ信号は、そ
の出力ポートがＤＡ変換器２４に結合されるマルチプレ
クサ２２の第２人カポートに結合される。マルチプレク
サ２２は、主の信号の処理回路から供給される信号ＢＬ
（結線１９）により条件づけられ、水平の帰線消去期
間の間、輝度制御値をＤＡ変換器２４に結合させ、有効
ビデオの間、ビデオ信号をＤＡ変換器２４に結合させる
。
定電流源２６ぱスイッチ２７を介してＤＡ変換器２４の
出力ポートに結合される。スイッチ２７は有効ビデオの
間閉じるように信号ＢＬにより条件づけられる。
出力ポートに結合される。スイッチ２７は有効ビデオの
間閉じるように信号ＢＬにより条件づけられる。
コンデンサ３０はＤＡ変換器２４の出力ホートをバッフ
ァ増幅器３６に結合させる。抵抗３４はパッファ増幅器
３２の出力（主のビデオ信号）から別のスイッチ３３を
介してコンデンサ３０およびパッファ増幅器３６の相互
接続部に結合される。
ァ増幅器３６に結合させる。抵抗３４はパッファ増幅器
３２の出力（主のビデオ信号）から別のスイッチ３３を
介してコンデンサ３０およびパッファ増幅器３６の相互
接続部に結合される。
スイッチ３３は処理回路１８で発生されるクランゾ信号
Ｃ．により条件づけられ、帰線消去レベルが存在すると
き水平帰線消去期間の間閉じ、有効ビデオ情報の期間の
間は開く。
Ｃ．により条件づけられ、帰線消去レベルが存在すると
き水平帰線消去期間の間閉じ、有効ビデオ情報の期間の
間は開く。
バーストの平均値が帰線消去レベルに等しいから、複合
ビデオ信号のバースト成分の間スイッチ３３は閉じるこ
とに注目されたい。増幅器３２の出力電位が影響されな
いように、抵抗３４の値はパッファ増幅器３２の出力イ
ンピーダンスに比べて十分大きいものでなければならな
い。主のビデオ信号からの交流（ Ａ．Ｃ． ）リプル
をコンデンサ３０において完全′に阻止するのて十分な
ほど太きいものである必要はない。
ビデオ信号のバースト成分の間スイッチ３３は閉じるこ
とに注目されたい。増幅器３２の出力電位が影響されな
いように、抵抗３４の値はパッファ増幅器３２の出力イ
ンピーダンスに比べて十分大きいものでなければならな
い。主のビデオ信号からの交流（ Ａ．Ｃ． ）リプル
をコンデンサ３０において完全′に阻止するのて十分な
ほど太きいものである必要はない。
クランデ／輝度回路は次のように動作する。電流源２６
はＤＡ変換器２４から発生される電流の範囲のＮ分の１
に等しい電流を供給する。この電流は有効ビデオの間供
給され、抵抗２８により伝導し、ＤＡ変換器２４から発
生する出力電流により生ずる電位範囲のＮ分の１のオフ
セット電位を発生する。
はＤＡ変換器２４から発生される電流の範囲のＮ分の１
に等しい電流を供給する。この電流は有効ビデオの間供
給され、抵抗２８により伝導し、ＤＡ変換器２４から発
生する出力電流により生ずる電位範囲のＮ分の１のオフ
セット電位を発生する。
帰線消去期間の間、スイッチ３３は閉じており、主のビ
デオ信号の帰線消去レベルがコンデンサ３０に供給され
、等しい値の帰線消去レベルが副のビデオ信号に設定さ
れる。スイッチ３３が閉じると、マルチゾレクサ２２は
輝度レベルの制御値をＤＡ変換器２４の入カポートに供
給するよう条件づけられ、スイッチ２７ぱ開回路状態で
ある。最初に、輝度レベルの制御値がＤＡ変換器２４の
ダイナミックレンジのＮ分の１に等しいことを考えてみ
る。
デオ信号の帰線消去レベルがコンデンサ３０に供給され
、等しい値の帰線消去レベルが副のビデオ信号に設定さ
れる。スイッチ３３が閉じると、マルチゾレクサ２２は
輝度レベルの制御値をＤＡ変換器２４の入カポートに供
給するよう条件づけられ、スイッチ２７ぱ開回路状態で
ある。最初に、輝度レベルの制御値がＤＡ変換器２４の
ダイナミックレンジのＮ分の１に等しいことを考えてみ
る。
ＤＡ変換器２４は、その最犬の出力電流のＮ分の１て等
しい出力電流を発生し、ＤＡ変換器２４の電流だけで発
生することのできる電位範囲のＮ分の１に等しい電位を
抵抗２８の両端間に発生する。
しい出力電流を発生し、ＤＡ変換器２４の電流だけで発
生することのできる電位範囲のＮ分の１に等しい電位を
抵抗２８の両端間に発生する。
帰線消去期間の終りに、スイッチ３３は開回路となり、
主のビデオ信号と副のビデオ信号を分離し、コンデンサ
３０の出力電極には主の信号の帰線消去レベルが設定さ
れる。また、スイッチ２７が閉じ、副のビデオ信号をＤ
Ａ変換器２４（で結合させるようにマルチゾレクサ２２
は条件づけられる。
主のビデオ信号と副のビデオ信号を分離し、コンデンサ
３０の出力電極には主の信号の帰線消去レベルが設定さ
れる。また、スイッチ２７が閉じ、副のビデオ信号をＤ
Ａ変換器２４（で結合させるようにマルチゾレクサ２２
は条件づけられる。
ＤＡ変換器２４が零の出力電流を発生するように、副の
ビデオ信号は主のビデオ信号の帰線消去レベルに等しい
値をとるものと仮定する。切り換えの後、Ｄ．Ｃ．電位
の変化が抵抗２８の両端間に生じないように、電流源２
６はＮ分の１の値の電流を抵抗２８に供給する。ＤＡ変
換器２４の出力結線（コンデンサ３０の入力結線）にＤ
．Ｃ．の電位変化が何ら生じないと、コンデンサ３０の
出力電極にＤ． Ｃ．の電位変化は何も生じない。従っ
て、副のビデオ信号の平均輝度レベルは、スイッチ３３
を介してコンデンサ３０に供給される主のビデオ信号の
帰線消去レベルに関連づけられる。
ビデオ信号は主のビデオ信号の帰線消去レベルに等しい
値をとるものと仮定する。切り換えの後、Ｄ．Ｃ．電位
の変化が抵抗２８の両端間に生じないように、電流源２
６はＮ分の１の値の電流を抵抗２８に供給する。ＤＡ変
換器２４の出力結線（コンデンサ３０の入力結線）にＤ
．Ｃ．の電位変化が何ら生じないと、コンデンサ３０の
出力電極にＤ． Ｃ．の電位変化は何も生じない。従っ
て、副のビデオ信号の平均輝度レベルは、スイッチ３３
を介してコンデンサ３０に供給される主のビデオ信号の
帰線消去レベルに関連づけられる。
次に、副のビデオ信号の輝度レベルを変える場合を考え
てみる。ＤＡ変換器２４のグイナミノクレンジのＮ分の
１倍より大きい（小さい）輝度制御値が、スイッチ２７
が閉じ且つビデオ信号がＤＡ変換器２４に結合されてい
るとき、帰線消去期間の間ＤＡ変換器２４に結合される
と、Δ■なるＤ． Ｃ．シフトが抵抗２８の両端間に発
生する。例えば、ＤＡ変換器２４のダイナミックレンジ
のＮ分の２倍の輝度制御値を考えてみる。帰線消去の間
（スイッチ２７は開いており、スイッチ３３は閉じてい
る）、ＤＡ変換器２４のダイナミックレンジのＮ分の２
の電位がコンデンサ３０の入力電極に結合され、主のビ
デオの帰線消去レベルが出力電極に結合される。それか
らスイッチ３３が開き、副のビデオ信号がＤＡ変換器２
４の入力に供給され、スイッチ２７が閉じてＮ分の１の
電流源がコンデンサ３０に結合される。コンデンサ３０
０入力側におけるＤ．Ｃ．レベルはＤＡ変換器２４のダ
イナミックｖ ７ −） （７） Ｎ 分（Ｄ Ｉ倍、
Δｖ ＝ ２Ａ−１ ／Ｎ ＝ −！−Ｎ 倍だけ減少される。この電位変化ΔＶはコンデンサ３０
の両端間Ｋ結合され、輝度レベルをΔＶだけ減少させる
。逆に、帰線消去期間の間、−３２（零出力電流値）の
輝度レベルがＤＡ変換器２４に供給されると、ＤＡ変換
器２４のダイナミックレンジのＮ分の１倍の正のＤ．
Ｃ．電位シフトΔＶがコンデンサ３０の両端間に結合さ
れる。前述の構成の場合、副のビデオ信号の輝度レベル
はＤＡ変換器２４のグイナミノクレンノのＮ分の１だけ
上方向；で調整することができ、ＤＡ変換器２４のダイ
ナミックレンジの（Ｎ−１）／Ｎ倍だけ下方向に調整す
ることができる。このＤ． Ｃ．調整はＤＡ変換器２４
のダイナミックレンジまたはピット幅あるいはディソタ
ル処理回路を変更することなく達成される。
てみる。ＤＡ変換器２４のグイナミノクレンジのＮ分の
１倍より大きい（小さい）輝度制御値が、スイッチ２７
が閉じ且つビデオ信号がＤＡ変換器２４に結合されてい
るとき、帰線消去期間の間ＤＡ変換器２４に結合される
と、Δ■なるＤ． Ｃ．シフトが抵抗２８の両端間に発
生する。例えば、ＤＡ変換器２４のダイナミックレンジ
のＮ分の２倍の輝度制御値を考えてみる。帰線消去の間
（スイッチ２７は開いており、スイッチ３３は閉じてい
る）、ＤＡ変換器２４のダイナミックレンジのＮ分の２
の電位がコンデンサ３０の入力電極に結合され、主のビ
デオの帰線消去レベルが出力電極に結合される。それか
らスイッチ３３が開き、副のビデオ信号がＤＡ変換器２
４の入力に供給され、スイッチ２７が閉じてＮ分の１の
電流源がコンデンサ３０に結合される。コンデンサ３０
０入力側におけるＤ．Ｃ．レベルはＤＡ変換器２４のダ
イナミックｖ ７ −） （７） Ｎ 分（Ｄ Ｉ倍、
Δｖ ＝ ２Ａ−１ ／Ｎ ＝ −！−Ｎ 倍だけ減少される。この電位変化ΔＶはコンデンサ３０
の両端間Ｋ結合され、輝度レベルをΔＶだけ減少させる
。逆に、帰線消去期間の間、−３２（零出力電流値）の
輝度レベルがＤＡ変換器２４に供給されると、ＤＡ変換
器２４のダイナミックレンジのＮ分の１倍の正のＤ．
Ｃ．電位シフトΔＶがコンデンサ３０の両端間に結合さ
れる。前述の構成の場合、副のビデオ信号の輝度レベル
はＤＡ変換器２４のグイナミノクレンノのＮ分の１だけ
上方向；で調整することができ、ＤＡ変換器２４のダイ
ナミックレンジの（Ｎ−１）／Ｎ倍だけ下方向に調整す
ることができる。このＤ． Ｃ．調整はＤＡ変換器２４
のダイナミックレンジまたはピット幅あるいはディソタ
ル処理回路を変更することなく達成される。
前述の例はｐｉｘ−ｉｎ−ｐｉｘ受像機におけるビデオ
信号のＤ．Ｃ．すなわち輝度レベルを変えるための回路
に向けられていた。ビデオ信号まだは他の信号のＤ．
Ｃ．レベルをディゾタル的に制御するのに適用できる更
に一般化した構成が要素４２ ．４４および４６で示さ
れている。一般化した実施例において、要素４２−４６
はスイッチ３３、抵抗３４および主のビデオ信号の代り
に用いられる。この実ａ 例において、スイッチ２７が
開いている時間期間の間、スイッチ４４は閉じ、電位源
４６から供給される基準電位ＶＲＥＦがコンデンサ３０
の出力側に結合される。出力信号のＤ．Ｃ．制御ぱ値Ｖ
ＲＥＦに対して行われる。
信号のＤ．Ｃ．すなわち輝度レベルを変えるための回路
に向けられていた。ビデオ信号まだは他の信号のＤ．
Ｃ．レベルをディゾタル的に制御するのに適用できる更
に一般化した構成が要素４２ ．４４および４６で示さ
れている。一般化した実施例において、要素４２−４６
はスイッチ３３、抵抗３４および主のビデオ信号の代り
に用いられる。この実ａ 例において、スイッチ２７が
開いている時間期間の間、スイッチ４４は閉じ、電位源
４６から供給される基準電位ＶＲＥＦがコンデンサ３０
の出力側に結合される。出力信号のＤ．Ｃ．制御ぱ値Ｖ
ＲＥＦに対して行われる。
第２図の構成のものは、電圧オフセットを発生するため
に電流出力形式ＯＤＡ変換器と協同動作する電流源２６
を含んでいる。また、このような電位オフセットの値は
公知の電位レベルシフト回路を使って電圧出力形式のＤ
Ａ変換器と組み合わせられることも容易に理解できるこ
とである。
に電流出力形式ＯＤＡ変換器と協同動作する電流源２６
を含んでいる。また、このような電位オフセットの値は
公知の電位レベルシフト回路を使って電圧出力形式のＤ
Ａ変換器と組み合わせられることも容易に理解できるこ
とである。
第１図は本発明を説明するのに有用な波形図である。
第２図は、本発明の一実施例を具体化するピクチャーイ
ンピクチャーのビデオ信号処理回路に含まれるアナログ
およびディゾタルの信号処理回路のプロソク図である。 １４・・・スイッチ、１６・・・制御回路、１８・・・
主の信号処理回路、２０・・・ピクチャーインピクチャ
ー（ ＰＩＰ ）処理回路、２２・・・マルチゾレクサ
、２４・・・ディジタル・アナログ変換器（ＤＡ変換器
）、２６・・・電ａ源、３ ０・・・コンデンサ、３３
・・・スイッチ、４４・・・スイソチ、４６・・・電位
源。
ンピクチャーのビデオ信号処理回路に含まれるアナログ
およびディゾタルの信号処理回路のプロソク図である。 １４・・・スイッチ、１６・・・制御回路、１８・・・
主の信号処理回路、２０・・・ピクチャーインピクチャ
ー（ ＰＩＰ ）処理回路、２２・・・マルチゾレクサ
、２４・・・ディジタル・アナログ変換器（ＤＡ変換器
）、２６・・・電ａ源、３ ０・・・コンデンサ、３３
・・・スイッチ、４４・・・スイソチ、４６・・・電位
源。
Claims (2)
- （１）ＰＣＭ信号を供給するためのＰＣＭ信号入力手段
と、 Ｄ．Ｃ．制御信号を供給するためのＤ．Ｃ．制御信号入
力手段と、 入力ポートと出力ポートを有するディジタル・アナログ
変換手段と、 前記ディジタル・アナログ変換手段の出力ポートに結合
される第１の電極と、出力信号を発生する第２の電極と
を有するコンデンサと、 基準電位源と、 選択的に動作可能であり、前記第１の電極にオフセット
電位を設定するオフセット電位源と、前記Ｄ．Ｃ．制御
信号を前記ディジタル・アナログ変換手段の入力ポート
に結合させ、且つ予め定められる第１の期間の間だけ前
記基準電位を前記第２の電極に結合させ、また前記ＰＣ
Ｍ信号を前記ディジタル・アナログ変換手段の入力ポー
トに結合させ、予め定められる第２の期間の間、前記第
１の電極に前記オフセット電位を設定するよう前記オフ
セット電位手段を条件づける手段とを含む、信号処理装
置。 - （２）ＰＣＭ信号を供給するためのＰＣＭ信号入力手段
と、 Ｄ．Ｃ．制御信号を供給するためのＤ．Ｃ．制御信号入
力手段と、 入力ポートと出力ポートを有するディジタル・アナログ
変換手段と、 前記ディジタル・アナログ変換手段の出力ポートに結合
される第１の電極と、出力信号を発生する第２の電極と
を有するコンデンサと、 選択的に動作可能であり、電極にオフセット電位を設定
する電位設定手段と、 前記ＰＣＭ信号を前記ディジタル・アナログ変換手段の
入力ポートに結合させ、且つ第１の期間の間、前記第１
の電極にＤ．Ｃ．オフセット電位を供給するように前記
電位オフセット手段を条件づけ、また前記電位オフセッ
ト手段を非作動化すると同時に、間挿期間の間、前記Ｄ
．Ｃ．制御信号を前記ディジタル・アナログ変換手段に
結合させる手段とを含む、信号処理装置。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US07/335,195 US4965669A (en) | 1989-04-12 | 1989-04-12 | Apparatus for digitally controlling the D.C. value of a processed signal |
| US335195 | 1989-04-12 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02295226A true JPH02295226A (ja) | 1990-12-06 |
| JP2582307B2 JP2582307B2 (ja) | 1997-02-19 |
Family
ID=23310687
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2094205A Expired - Lifetime JP2582307B2 (ja) | 1989-04-12 | 1990-04-11 | ディジタル・アナログ変換器と共に使われるクランプ回路 |
Country Status (10)
| Country | Link |
|---|---|
| US (1) | US4965669A (ja) |
| EP (1) | EP0392833B1 (ja) |
| JP (1) | JP2582307B2 (ja) |
| KR (1) | KR930002145B1 (ja) |
| CN (1) | CN1024244C (ja) |
| CA (1) | CA2013342A1 (ja) |
| DE (1) | DE69014229T2 (ja) |
| ES (1) | ES2064620T3 (ja) |
| FI (1) | FI95336C (ja) |
| MY (1) | MY105531A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1353502A3 (en) * | 2002-04-10 | 2005-02-02 | Sony Corporation | Digital video encoder |
Families Citing this family (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5130800A (en) * | 1989-12-28 | 1992-07-14 | North American Philips Corporation | Picture out of picture feature for wide-screen display |
| JP3143117B2 (ja) * | 1990-09-25 | 2001-03-07 | キヤノン株式会社 | 信号処理装置 |
| US5202765A (en) * | 1991-05-06 | 1993-04-13 | Thomson Consumer Electronics, Inc. | Television receiver with picture in picture and non-linear processing |
| EP0523299A1 (en) * | 1991-07-18 | 1993-01-20 | International Business Machines Corporation | System and method for combining multiple composite video signals |
| KR930007260A (ko) * | 1991-09-16 | 1993-04-22 | 강진구 | Tv/ttx 콘트라스트 및 브라이트 공통 제어방법 및 회로 |
| FI95853C (fi) * | 1991-11-08 | 1996-03-25 | Nokia Mobile Phones Ltd | Menetelmä D/A-muuntimen offset-jännitteiden vaihteluiden vaikutuksen korjaamiseksi muuntimen lähtöjännitteestä |
| US5343255A (en) * | 1992-09-17 | 1994-08-30 | Thomson Consumer Electronics, Inc. | Video processing circuit with IF AGC loop, auxiliary video clamp and shared reference voltage source formed on common integrated circuit |
| US5361101A (en) * | 1993-11-19 | 1994-11-01 | Zenith Electronics Corporation | Preamplifier for multimedia display |
| JPH07264503A (ja) * | 1994-03-23 | 1995-10-13 | Toshiba Corp | テレビジョン受像機 |
| KR0144260B1 (ko) * | 1994-11-15 | 1998-07-15 | 구자홍 | 피아이피 기능의 에이치디티브이 |
| US5841488A (en) * | 1995-12-28 | 1998-11-24 | Thomson Consumer Electronics, Inc. | Multiple video input clamping arrangement |
| US5767921A (en) * | 1996-05-06 | 1998-06-16 | Winbond Electronics Corp. | Method and apparatus for gradually adjusting color components of digital video data |
| US5864371A (en) * | 1997-05-08 | 1999-01-26 | Sony Corporation | Luminance signal generation circuit with single clamp in closed loop configuration and horizontal synchronization pulse generation |
| US5999221A (en) * | 1997-05-08 | 1999-12-07 | Sony Corporation | Horizontal synchronization pulse generation circuit |
| US6141064A (en) * | 1997-05-08 | 2000-10-31 | Sony Corporation | Luminance signal generation circuit with single clamp in closed loop configuration |
| US8233529B2 (en) * | 2008-08-14 | 2012-07-31 | Mediatek Inc. | Video decoder |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63160469A (ja) * | 1986-12-23 | 1988-07-04 | Mitsubishi Electric Corp | クランプ回路 |
| JPS63185172A (ja) * | 1987-01-27 | 1988-07-30 | Matsushita Electric Ind Co Ltd | テレビジヨン受像機 |
Family Cites Families (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3955047A (en) * | 1974-04-16 | 1976-05-04 | Rca Corporation | D.C. reinsertion in video amplifier |
| JPS5754983B2 (ja) * | 1974-04-19 | 1982-11-20 | ||
| NL7901722A (nl) * | 1979-03-05 | 1980-09-09 | Philips Nv | Klemschakeling voor een videosignaal. |
| JPS5676691A (en) * | 1979-11-28 | 1981-06-24 | Hitachi Ltd | Television receiver with plurality of screen display |
| JPS5767380A (en) * | 1980-10-15 | 1982-04-23 | Alps Electric Co Ltd | Video clamping circuit |
| DE3214756C2 (de) * | 1981-05-02 | 1991-10-17 | Philips Patentverwaltung Gmbh, 2000 Hamburg | Schaltungsanordnung zum Ermitteln des Wertes eines Referenzpegels |
| JPS58178670A (ja) * | 1982-04-12 | 1983-10-19 | Alps Electric Co Ltd | ビデオ・クランプ回路 |
| US4742392A (en) * | 1983-08-04 | 1988-05-03 | Canon Kabushiki Kaisha | Clamp circuit with feed back |
| US4718119A (en) * | 1984-08-27 | 1988-01-05 | Motorola Inc. | AGC circuit including a precision voltage clamp and method |
| KR900002645B1 (ko) * | 1985-03-27 | 1990-04-21 | 가부시기가이샤 히다찌세이사꾸쇼 | 크람푸 회로 |
| EP0205923B1 (en) * | 1985-05-21 | 1990-08-08 | Citizen Watch Co. Ltd. | Auto-pedestal level clamp circuit |
| US4660085A (en) * | 1985-09-25 | 1987-04-21 | Rca Corporation | Television receiver responsive to plural video signals |
| US4660084A (en) * | 1985-09-25 | 1987-04-21 | Rca Corporation | Television receiver with selectable video input signals |
| JPH0797830B2 (ja) * | 1986-04-08 | 1995-10-18 | ソニー株式会社 | ビデオカメラの黒レベル補正回路 |
| US4707741A (en) * | 1986-04-11 | 1987-11-17 | Harris Corporation | Video signal clamping with clamp pulse width variation with noise |
| US4663668A (en) * | 1986-06-12 | 1987-05-05 | Rca Corporation | Brightness clamping apparatus for TV receiver with multiple inputs |
-
1989
- 1989-04-12 US US07/335,195 patent/US4965669A/en not_active Expired - Fee Related
-
1990
- 1990-03-29 CA CA002013342A patent/CA2013342A1/en not_active Abandoned
- 1990-04-04 MY MYPI90000535A patent/MY105531A/en unknown
- 1990-04-05 FI FI901728A patent/FI95336C/fi not_active IP Right Cessation
- 1990-04-09 KR KR1019900004815A patent/KR930002145B1/ko not_active Expired - Fee Related
- 1990-04-11 ES ES90303927T patent/ES2064620T3/es not_active Expired - Lifetime
- 1990-04-11 DE DE69014229T patent/DE69014229T2/de not_active Expired - Fee Related
- 1990-04-11 JP JP2094205A patent/JP2582307B2/ja not_active Expired - Lifetime
- 1990-04-11 EP EP90303927A patent/EP0392833B1/en not_active Expired - Lifetime
- 1990-04-11 CN CN90102138A patent/CN1024244C/zh not_active Expired - Fee Related
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63160469A (ja) * | 1986-12-23 | 1988-07-04 | Mitsubishi Electric Corp | クランプ回路 |
| JPS63185172A (ja) * | 1987-01-27 | 1988-07-30 | Matsushita Electric Ind Co Ltd | テレビジヨン受像機 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1353502A3 (en) * | 2002-04-10 | 2005-02-02 | Sony Corporation | Digital video encoder |
| US7053959B2 (en) | 2002-04-10 | 2006-05-30 | Sony Corporation | Digital video encoder |
Also Published As
| Publication number | Publication date |
|---|---|
| DE69014229T2 (de) | 1995-05-18 |
| JP2582307B2 (ja) | 1997-02-19 |
| ES2064620T3 (es) | 1995-02-01 |
| FI95336C (fi) | 1996-01-10 |
| CN1024244C (zh) | 1994-04-13 |
| US4965669A (en) | 1990-10-23 |
| KR930002145B1 (ko) | 1993-03-26 |
| KR900017416A (ko) | 1990-11-16 |
| EP0392833A1 (en) | 1990-10-17 |
| DE69014229D1 (de) | 1995-01-05 |
| MY105531A (en) | 1994-10-30 |
| CA2013342A1 (en) | 1990-10-12 |
| CN1047948A (zh) | 1990-12-19 |
| FI901728A0 (fi) | 1990-04-05 |
| FI95336B (fi) | 1995-09-29 |
| EP0392833B1 (en) | 1994-11-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2582307B2 (ja) | ディジタル・アナログ変換器と共に使われるクランプ回路 | |
| JP2553534B2 (ja) | テレビジヨン映像信号制御装置 | |
| EP0782331B1 (en) | Multiple video input clamping arrangement | |
| US5018012A (en) | Video signal stretcher | |
| JP2502873B2 (ja) | 色信号輪郭補正装置 | |
| US3955047A (en) | D.C. reinsertion in video amplifier | |
| JP2630872B2 (ja) | テレビジョン受像機 | |
| US6441871B1 (en) | Method for correcting amplitude of synchronizing signal of composite video signal and device therefor | |
| JP2956431B2 (ja) | 同期信号すげ替え装置 | |
| JP2002185980A (ja) | マルチフォーマット記録再生装置 | |
| KR100291345B1 (ko) | 고화질텔레비전의호환클램프신호발생회로 | |
| KR100213011B1 (ko) | 직류레벨 재생회로 | |
| JP3329149B2 (ja) | クランプパルス発生方法およびその回路 | |
| KR100228215B1 (ko) | 텔레비젼 수상기의 부화면 밝기조절회로 | |
| JPH036072Y2 (ja) | ||
| KR100202564B1 (ko) | 칼라 레벨 조정장치 | |
| JPH0520067Y2 (ja) | ||
| KR100434256B1 (ko) | 티브이의 디스플레이 속도변조장치 | |
| KR100281385B1 (ko) | 고화질 텔레비전의 비디오 계통회로 | |
| JP2916392B2 (ja) | カラーテレビジョン受像機 | |
| KR960030192A (ko) | 팔플러스 브이씨알의 지연보상 회로 | |
| JPH07231406A (ja) | 字幕移動機能付き子画面表示回路 | |
| JPS61147696A (ja) | ２画面テレビジヨン受像機 | |
| JPH05145890A (ja) | 磁気記録再生装置 | |
| JPS6318913B2 (ja) |