JPH02295310A - 信号発生装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明はディジタル機器等に利用するディジタル信号を
発生する信号発生装置に関する。

従来の技術 第３図は従来の信号発生装置の構成を示している。第３
図において、クロソク信号入力端子１に印加されたクロ
ック信号を分周回路２で１／２Ｎ（Ｎ＝１．２．３・・
）に分周し、その分周された２進信号でＲＯＭなどのメ
モリ３のアドレスを駆動させることによって、信号出力
端子４に所望の信号を発生させていた。

発明が解決しようとする課題 しかしながら、上記従来の信号発生装置では、メモリ　
（特にＲＯＭ）の内容を高速に読むことが困難になると
ともに消費電力が急激に増加するという問題があった。

本発明はこのような従来の問題を解決するものであり、
高分解能でしかも低消費電力化できる優れた信号発生装
置を提供することを目的とするものである。

課題を解決するだめの手段 本発明は上記目的を達成するために、多相の信号を発生
するリングカウンタと、前記リングカウンタの各相の信
号出力端子のそれぞれに接続され相信号を分周する複数
の分周器と、前記各分局器に対応して設けられた信号波
形を記録している複数のメモリと、前記各メモリの出力
から所望の信号波形を作り出す論理回路を備えたもので
ある。

作用 したがって、本発明によれば、動作速度がおそく、しか
も電力を最も消費するメモリの読出し速度を低減したこ
とによって、高分解能化および低消費電力化できるとい
う効果を有する。

実施例 第１図は本発明の一実施例の構成を示すものである。第
１図において、１１はクロック信号入力端子であり、多
相の信号を発生するリングカウンタｌ２に接続されてい
る。このリングカウンタ１２の各相の信号出力端子のそ
れぞれには分周器１３、１４が接続されている。分周器
１３、１４の出力側には信号波形を記憶しているメモリ
１５、１６が接続され、このメモ１月５、１６の出力側
には所望の信号波形を作り出す論理回路としてのＯＲ回
路１７が接続され、このＯＲ回路１７の出力側は信号出
力端子１８に接続されている。

次に上記実施例の動作について説明する。クロック信号
入力端子１１に印加された第２図（ａ）のクロック信号
によシ、リングカウンタ１２の２つの相信号出力端子に
はクロノク信号に比べて周波数が１／２で互いに１８０
度の位相の異なる第２図（ｂ）、（Ｃ）の信号が得られ
る。この信号の立上り点で変化する分周器１３、１４に
より各々２進の信号が作られ、それぞれメモ１月５、１
６のアドレスとして与えられる０ 次に、各々のアドレスに対応して予めメモリ１５、１６
に書き込まれたデータが、第２図（ｄ）、（ｅ）のよう
に各分周器１３、１４の立上り点に同期して出力される
。最後に、この第２図（ｄ）、（ｅ）に示す出力のＯＲ
論理がＯＲ回路１７によって行われ、信号出力端子１８
から第２図（ｆ）に示すように、メモ１月５、１６の読
出し速度を低減した波形の信号が出力される。

発明の効果 本発明は上記実施例より明らかなように、処理速度がお
そく、しかも多大な電力を消費するメモリの読出し速度
を低減したものであり、出力信号の高分解能化ならびに
低消費電力化が図れるという効果を有する。

【図面の簡単な説明】

第１図は本発明の一実施例における信号発生装置の概略
ブロック図、第２図は第１図の各部信号波形の説明図、
第３図は従来の信号発生装置の概略ブロック図である。 ｌ２・・・リングカウン夕、１３．　１４・・・分局器
、１５．　１６・・・メモリ、１７・・・ＯＲ回路。 第　ｌ　図 代理人の氏名　弁理士　粟野重孝　ほかｌ名第 図 （ｆ） 第 図

Claims (1)

【特許請求の範囲】
1. 多相の信号を発生するリングカウンタと、前記リングカ
   ウンタの各相の信号出力端子のそれぞれに接続され相信
   号を分周する複数の分周器と、前記各分周器に対応して
   設けられた信号波形を記録している複数のメモリと、前
   記各メモリの出力から所望の信号波形を作り出す論理回
   路と、を備えた信号発生装置。