JPH02296328A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH02296328A JPH02296328A JP1118350A JP11835089A JPH02296328A JP H02296328 A JPH02296328 A JP H02296328A JP 1118350 A JP1118350 A JP 1118350A JP 11835089 A JP11835089 A JP 11835089A JP H02296328 A JPH02296328 A JP H02296328A
- Authority
- JP
- Japan
- Prior art keywords
- film
- forming
- field insulating
- insulating film
- mask
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Local Oxidation Of Silicon (AREA)
- Element Separation (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概 要〕
Ｌ ＯＣＯＳ法による絶縁膜からなる素子間分離領域の
形成方法に関し、 狭チャネル効果とホットキャリアの発生を抑制して、素
子特性を安定させることを目的とし、一導電型シリコン
基板の表面を酸化して酸化シリコン膜を生成し、該酸化
シリコン膜上に酸化防止膜を形成する工程と、 次いで、有機高分子膜をマスク心こして酸化防止膜を選
択的にパターンニングする工程と、次いで、前記有機高
分子膜マスクを残存したまま、前記酸化防止膜を等方性
エンチングして、該酸化防止膜パターン周囲をサイドエ
ツチングする工程とを有し、 前記有機高分子膜をマスクにして前記一導電型シリコン
基板に選択的に一導電型不純物イオンを注大した状態で
、 前記有機高分子膜を除去した後、熱処理してフィールド
絶縁膜を形成し、同時にフィールド絶縁膜の下に一導電
型不純物からなるチャネルカット層を形成する工程とが
含まれてなることを特徴とする。
形成方法に関し、 狭チャネル効果とホットキャリアの発生を抑制して、素
子特性を安定させることを目的とし、一導電型シリコン
基板の表面を酸化して酸化シリコン膜を生成し、該酸化
シリコン膜上に酸化防止膜を形成する工程と、 次いで、有機高分子膜をマスク心こして酸化防止膜を選
択的にパターンニングする工程と、次いで、前記有機高
分子膜マスクを残存したまま、前記酸化防止膜を等方性
エンチングして、該酸化防止膜パターン周囲をサイドエ
ツチングする工程とを有し、 前記有機高分子膜をマスクにして前記一導電型シリコン
基板に選択的に一導電型不純物イオンを注大した状態で
、 前記有機高分子膜を除去した後、熱処理してフィールド
絶縁膜を形成し、同時にフィールド絶縁膜の下に一導電
型不純物からなるチャネルカット層を形成する工程とが
含まれてなることを特徴とする。
（産業上の利用分野〕
本発明は半導体装置の製造方法にかかり、特にｌ−０Ｃ
Ｏ３法による絶縁膜からなる素子間分離領域の形成方法
に関する。
Ｏ３法による絶縁膜からなる素子間分離領域の形成方法
に関する。
従来よりＬ Ｓ、、 Ｉなどの半導体装置における素子
間分離（アイソレーション置５ｏｌａｔｉｏｎ ） 方
法としてＬ ＯＣＯＳ法と呼ばれる選択酸化法が１１ｉ
用されているが、このＬＯＣＯ３法によるフィールド絶
縁膜は素子間分離を完全にして界面リークを防止するた
めに、フィールド絶縁膜に接する半導体基板面に高不純
物濃度層からなるチャネルカッ１−層を設ける構成が採
られている。
間分離（アイソレーション置５ｏｌａｔｉｏｎ ） 方
法としてＬ ＯＣＯＳ法と呼ばれる選択酸化法が１１ｉ
用されているが、このＬＯＣＯ３法によるフィールド絶
縁膜は素子間分離を完全にして界面リークを防止するた
めに、フィールド絶縁膜に接する半導体基板面に高不純
物濃度層からなるチャネルカッ１−層を設ける構成が採
られている。
第２図（ａ）〜（ｅ）はＩ−ＯＣＯＳ法によってフィー
ルド絶縁膜を形成するための従来の形成方法の工程順断
面図を示しており、その概要を順を追って説明すると、 第２図（ａ）参照；まず、ｐ型シリコン基板１上に薄い
ＳｉＯ□１１！２（膜厚２５０人）を熱酸化して生成し
、その上に化学気相成長（ＣＶＤ）法によって５Ｉ３Ｎ
４膜３ （膜厚１５００人）を被着する。
ルド絶縁膜を形成するための従来の形成方法の工程順断
面図を示しており、その概要を順を追って説明すると、 第２図（ａ）参照；まず、ｐ型シリコン基板１上に薄い
ＳｉＯ□１１！２（膜厚２５０人）を熱酸化して生成し
、その上に化学気相成長（ＣＶＤ）法によって５Ｉ３Ｎ
４膜３ （膜厚１５００人）を被着する。
第２ｒ（ｂ）参照；次いで、上面にレジスト膜パターン
４を選択的に形成し、それをマスクにして５ｉ３Ｎ、膜
３をエツチングして素子形成領域トのみにＳｉ、、 Ｎ
ｔ膜３を残存させる。
４を選択的に形成し、それをマスクにして５ｉ３Ｎ、膜
３をエツチングして素子形成領域トのみにＳｉ、、 Ｎ
ｔ膜３を残存させる。
第２図（Ｃ）参照；次いで、Ｓｉ、ｌＮ４膜３およびレ
ジスト膜パターン４のマスク部分を除いたＳｉｎ、膜２
の露出面に５１０ｚｌｌり２を透過さ・ｌて硼素（＋３
’）をイオン注入する。イオン注入条件は加速電圧５
０ＫｅＶ 、 ドース量ＩＥ１３／ｃｆｆｌ程度にす
る。
ジスト膜パターン４のマスク部分を除いたＳｉｎ、膜２
の露出面に５１０ｚｌｌり２を透過さ・ｌて硼素（＋３
’）をイオン注入する。イオン注入条件は加速電圧５
０ＫｅＶ 、 ドース量ＩＥ１３／ｃｆｆｌ程度にす
る。
第２図（ｄ）参照；次いで、レシスｉ・膜パターン４を
除去した後、温度９５０°Ｃの高湿酸化雰囲気中で長時
間熱処理して５ｉｎ２膜からなるフィールド絶縁膜５（
膜厚５０００人）を生成し、且つ、注入イオンを活性化
してＰ゛型チャネルカント層６を画定する。
除去した後、温度９５０°Ｃの高湿酸化雰囲気中で長時
間熱処理して５ｉｎ２膜からなるフィールド絶縁膜５（
膜厚５０００人）を生成し、且つ、注入イオンを活性化
してＰ゛型チャネルカント層６を画定する。
第２図（ｅ）参照；次いで、素子形成領域を被覆してい
るＳｉ３Ｎ、膜３を除去する。
るＳｉ３Ｎ、膜３を除去する。
しかる後、薄いＳｉｎ、膜２をも除去して新たな５ｉＯ
ｚ膜を生成し、例えば、その新たな５ｉＯｚ膜をゲーｈ
絶縁膜にして、素子形成Ｎ域にＭＯ３半導体装置を形成
する。
ｚ膜を生成し、例えば、その新たな５ｉＯｚ膜をゲーｈ
絶縁膜にして、素子形成Ｎ域にＭＯ３半導体装置を形成
する。
以上が公知の１．、 ＯＣＯＳ法によるフィールド絶縁
膜の形成方法であるが、このフィールド絶縁膜の形成方
法の特徴としてバーズビークＢ （ｂｉｒｄｓｂｅａｋ
：烏の嘴；第２１１（ｅ）参照）の発生がある。
膜の形成方法であるが、このフィールド絶縁膜の形成方
法の特徴としてバーズビークＢ （ｂｉｒｄｓｂｅａｋ
：烏の嘴；第２１１（ｅ）参照）の発生がある。
［発明が解決しようとする課題］
ところが、チャネルカント層６はフィールド絶縁膜を生
成する高温熱処理によって、イオン注入した硼素（Ｂ゛
）がバーズ上−９８部分を越えて素子形成領域にまで拡
散して高不純物濃度層（チャネルカット層）が素子形成
領域に食い込むという問題がある。
成する高温熱処理によって、イオン注入した硼素（Ｂ゛
）がバーズ上−９８部分を越えて素子形成領域にまで拡
散して高不純物濃度層（チャネルカット層）が素子形成
領域に食い込むという問題がある。
第３図（ａ）〜（ｄ）はそのような高不純物濃度層が素
子形成？ｉＩ域に食い込んだ場合の問題点を説明するた
めの図て、本図ばり、 Ｄ Ｄ構造のＭＯＳセルを完成
させた図であり、第３１１（ａ）は平面図、同図（ｂ）
はそのＡＡＩ！ｙｉ面図、同図（Ｃ）はＢＢ断面図、同
図（ｄ）は同図（ａ）に示ず○印部分の拡大断面を示し
ている。
子形成？ｉＩ域に食い込んだ場合の問題点を説明するた
めの図て、本図ばり、 Ｄ Ｄ構造のＭＯＳセルを完成
させた図であり、第３１１（ａ）は平面図、同図（ｂ）
はそのＡＡＩ！ｙｉ面図、同図（Ｃ）はＢＢ断面図、同
図（ｄ）は同図（ａ）に示ず○印部分の拡大断面を示し
ている。
図中の記号１はＰ型シリコン基板、５はフィールド絶縁
膜、６ばＰ゛型チャネルカンｌ〜層、１１は素子形成領
域（セル形成領域）、１２ばゲーｉ・電極膜１３はゲー
ト電極膜を取り囲んだｓ；Ｏｚｌりからなるザイドウオ
ール、１４はｎ＋型ソース領域、１５はｎ“型ドレイン
領域であって、高不純物濃度層からなるｐ′型チャネル
カッ１〜層６か素子形成領域１１に入り込み、チャネル
幅Ｃを狭＜シ（同図（０）参照）、■、つ、ｎ ’型の
ソース領域Ｉ４．ドレイン領域１５に重畳している（同
図（ｂ）参照）ことが判る。
膜、６ばＰ゛型チャネルカンｌ〜層、１１は素子形成領
域（セル形成領域）、１２ばゲーｉ・電極膜１３はゲー
ト電極膜を取り囲んだｓ；Ｏｚｌりからなるザイドウオ
ール、１４はｎ＋型ソース領域、１５はｎ“型ドレイン
領域であって、高不純物濃度層からなるｐ′型チャネル
カッ１〜層６か素子形成領域１１に入り込み、チャネル
幅Ｃを狭＜シ（同図（０）参照）、■、つ、ｎ ’型の
ソース領域Ｉ４．ドレイン領域１５に重畳している（同
図（ｂ）参照）ことが判る。
第３図（ａ）に示す斜線部分が素子形成領域ＩＩ内内周
部部分入り込んだ高不純物濃度層である。
部部分入り込んだ高不純物濃度層である。
このように、実効チャネル幅が狭くなると、狭チャネル
効果が生じて、素子のＶｔｈ（Ｌきい値）を高くシフト
したり、コンダクタンスを低下させる等の素子特性を変
動させる欠点がある。特に、最近のＤＲΔＭセルのよう
に、チャネル幅Ｃがサブミクロン級に億細化されてくる
と、その変動が一層増加する傾向がある。
効果が生じて、素子のＶｔｈ（Ｌきい値）を高くシフト
したり、コンダクタンスを低下させる等の素子特性を変
動させる欠点がある。特に、最近のＤＲΔＭセルのよう
に、チャネル幅Ｃがサブミクロン級に億細化されてくる
と、その変動が一層増加する傾向がある。
また、第３図（ｄ）の拡大断面図に示すように、ゲート
電極と高不純物濃度層との交差部分では、セルの動作中
に空乏層りの拡がりが狭くてドレイン電界が強くなり、
インパクトイオン化（キャリアが結晶原子に衝突して新
たなキャリアを電離すること）によるポットキャリアの
発生が増大する。
電極と高不純物濃度層との交差部分では、セルの動作中
に空乏層りの拡がりが狭くてドレイン電界が強くなり、
インパクトイオン化（キャリアが結晶原子に衝突して新
たなキャリアを電離すること）によるポットキャリアの
発生が増大する。
このため、サイドウオール１３の下のＳｉＯ□膜にホッ
トキャリアが１〜ラツプされて、その結果、ドレイン領
域と基板との間にそのホットキャリアによるリーク電流
が発生し易くなる。
トキャリアが１〜ラツプされて、その結果、ドレイン領
域と基板との間にそのホットキャリアによるリーク電流
が発生し易くなる。
本発明はこのような問題点を解消させて、狭チャネル効
果とボッＩ・ギヤリアの発生とを抑制して、素子特性を
安定させることを目的とした半導体装置の製造方法を提
案するものである。
果とボッＩ・ギヤリアの発生とを抑制して、素子特性を
安定させることを目的とした半導体装置の製造方法を提
案するものである。
その課題は一導電型シリコン基板の表面を酸化して酸化
シリコン膜を生成し、該酸化シリコン膜上に酸化防止膜
を形成する工程と、 次いで、レジスＩ・膜（有機高分子膜）をマスクにして
酸化防止膜を選択的にパターンニングする工程と、 次いで、前記レジスト膜マスクを残存したまま、前記酸
化防止膜を等方性エツチングして、該酸化防止膜パター
ンの周囲部分をサイドエツチングする工程とを有し、 前記レジスト膜をマスクにして前記一導電型シリコン基
板に選択的に一導電型不純物イオンを注入した状態で、 前記レジスト膜を除去した後、熱処理してフィールド絶
縁膜を形成し、同時にフィールド絶縁膜の下に一導電型
不純物からなるチャネルカット層を形成する工程とが含
まれる製造方法によって解決される。
シリコン膜を生成し、該酸化シリコン膜上に酸化防止膜
を形成する工程と、 次いで、レジスＩ・膜（有機高分子膜）をマスクにして
酸化防止膜を選択的にパターンニングする工程と、 次いで、前記レジスト膜マスクを残存したまま、前記酸
化防止膜を等方性エツチングして、該酸化防止膜パター
ンの周囲部分をサイドエツチングする工程とを有し、 前記レジスト膜をマスクにして前記一導電型シリコン基
板に選択的に一導電型不純物イオンを注入した状態で、 前記レジスト膜を除去した後、熱処理してフィールド絶
縁膜を形成し、同時にフィールド絶縁膜の下に一導電型
不純物からなるチャネルカット層を形成する工程とが含
まれる製造方法によって解決される。
（作 用〕
即ち、本発明は、ＬＯＣＯ３法によるフィールド絶縁膜
を形成するだめの酸化防止膜（例えば、５ｉ３Ｎａ膜）
をレジスト膜をマスクにしてバタンニングした後、その
酸化防止膜のサイドエツチングをおこなって、次に、レ
ジスト膜をマスクにしてチャネルカット層形成用の不純
物イオンを注入する。または、逆に、不純物イオンを注
入した後に、サイドエツチングをおこなう。そうして、
レジスＩ〜膜を除去し、熱処理してフィールド絶縁膜を
形成する。
を形成するだめの酸化防止膜（例えば、５ｉ３Ｎａ膜）
をレジスト膜をマスクにしてバタンニングした後、その
酸化防止膜のサイドエツチングをおこなって、次に、レ
ジスト膜をマスクにしてチャネルカット層形成用の不純
物イオンを注入する。または、逆に、不純物イオンを注
入した後に、サイドエツチングをおこなう。そうして、
レジスＩ〜膜を除去し、熱処理してフィールド絶縁膜を
形成する。
そうすれば、サイドエツチングの幅だけ素子形成領域へ
の高不純物濃度層（チャネルカット層）の食い込みが減
少して、このサイドエンチング量とフィールド絶縁膜形
成のための熱処理条件との関係を求めれば、バーズビー
ク部分の端部にチャネルカッ１−層の端部を一致させる
ことができ、かくして、狭チャネル効果とホン１−キャ
リアの発生を抑制して、素子特性を安定させることがで
きる。
の高不純物濃度層（チャネルカット層）の食い込みが減
少して、このサイドエンチング量とフィールド絶縁膜形
成のための熱処理条件との関係を求めれば、バーズビー
ク部分の端部にチャネルカッ１−層の端部を一致させる
ことができ、かくして、狭チャネル効果とホン１−キャ
リアの発生を抑制して、素子特性を安定させることがで
きる。
［実施例］
以下、図面を参照して実施例によって詳細に説明する。
第１図（ａ）〜（ｆ）は本発明にかかる形成方法の工程
順断面図で、以下に順を追って説明する。
順断面図で、以下に順を追って説明する。
第１図（ａ）参照；従来法と同様に、ｐ型シリコン基板
２１上に薄い５ｉＯｚ膜２２（膜Ｊ！Ｖ ３００久）を
熱酸化して生成し、その上にＣＶ Ｉ）法によって５ｉ
３Ｎ４膜２３（酸化防止膜：膜厚１５００人）を被着す
る。
２１上に薄い５ｉＯｚ膜２２（膜Ｊ！Ｖ ３００久）を
熱酸化して生成し、その上にＣＶ Ｉ）法によって５ｉ
３Ｎ４膜２３（酸化防止膜：膜厚１５００人）を被着す
る。
第１図（ｂ）参照−更に従来法と同しく、レジスト膜パ
ターン２４を形成し、それをマスクにしてＳｉｚ Ｎ４
膜２３をエツチング除去して素子形成領域とその周辺部
にｓｊｌ Ｎ４膜２３を残存させる。
ターン２４を形成し、それをマスクにしてＳｉｚ Ｎ４
膜２３をエツチング除去して素子形成領域とその周辺部
にｓｊｌ Ｎ４膜２３を残存させる。
第１図（Ｃ）参照；次いで、Ｓｉ３Ｎ４膜２３をサイド
エツチングＳする。このサイドエツチングには、二１−
ヤリアガスとして窒素（Ｎ２）を用い、反応ガスとして
四弗化炭素（ＣＦ、）と酸素（０２）との混合ガスを用
いて減圧度を１．５Ｔｏｒｒ程度にし、ノンハイアス電
圧でＩＫＨの電力を印加する。そうすると、等方的にエ
ツチングされて、レジスト膜バクーン２４下層のＳｉ３
Ｎ４膜２３の周囲部分が除去され、例えば、サイドエツ
チング量を０．２〜０，３ μｍ程度にする。なお、こ
のサイドエツチングされた５ｊｚＮ４膜２３の部分が素
子形成領域に相当して、そのため、上記のレジスト膜パ
ターン２４は素子形成領域よりも広い面積のパターンに
形成された状態である。
エツチングＳする。このサイドエツチングには、二１−
ヤリアガスとして窒素（Ｎ２）を用い、反応ガスとして
四弗化炭素（ＣＦ、）と酸素（０２）との混合ガスを用
いて減圧度を１．５Ｔｏｒｒ程度にし、ノンハイアス電
圧でＩＫＨの電力を印加する。そうすると、等方的にエ
ツチングされて、レジスト膜バクーン２４下層のＳｉ３
Ｎ４膜２３の周囲部分が除去され、例えば、サイドエツ
チング量を０．２〜０，３ μｍ程度にする。なお、こ
のサイドエツチングされた５ｊｚＮ４膜２３の部分が素
子形成領域に相当して、そのため、上記のレジスト膜パ
ターン２４は素子形成領域よりも広い面積のパターンに
形成された状態である。
第１図（ｄ）参照；次いで、レジスト膜パターン２４を
マスクにして５ｉ０２膜２２の露出面にＳｉＯ２膜２２
を透過させて弗化硼素（ＢＦ、”）をイオン注入する。
マスクにして５ｉ０２膜２２の露出面にＳｉＯ２膜２２
を透過させて弗化硼素（ＢＦ、”）をイオン注入する。
イオン注入条件は加速電圧５０ＫｅＶ、ドーズ量ＩＥ１
．０１３／ｃ−程度にする。ここに、弗化硼素イオンは
分子イオンのために硼素イオンより重くて比較的に拡散
し難く、拡散幅を小さくすることができ、その目的で用
いるものである。
．０１３／ｃ−程度にする。ここに、弗化硼素イオンは
分子イオンのために硼素イオンより重くて比較的に拡散
し難く、拡散幅を小さくすることができ、その目的で用
いるものである。
第１図（ｅ）参照；次いで、レジスト膜パターン２４を
除去した後、温度９５０°Ｃの高湿酸化雰囲気中で十数
時間熱処理して５ｉＯ７膜からなるフィールド絶縁膜２
５（膜厚５０００人）を生成し、月つ、注入イオンを活
性化してｐ゛型チャネルカット層２６を画定する。この
時、フィールド絶縁膜の周縁のバーズビーク部分Ｂの端
部にチャネルカット層の端部が一致するように図る。
除去した後、温度９５０°Ｃの高湿酸化雰囲気中で十数
時間熱処理して５ｉＯ７膜からなるフィールド絶縁膜２
５（膜厚５０００人）を生成し、月つ、注入イオンを活
性化してｐ゛型チャネルカット層２６を画定する。この
時、フィールド絶縁膜の周縁のバーズビーク部分Ｂの端
部にチャネルカット層の端部が一致するように図る。
第１図（ｆ）参照；次いで、素子形成領域を被覆してい
る５ｉｚＮ４膜２３を除去し、チャネルカント層２６を
下層に設りたフィールド絶縁膜２５からなる素子分離帯
が完成する。
る５ｉｚＮ４膜２３を除去し、チャネルカント層２６を
下層に設りたフィールド絶縁膜２５からなる素子分離帯
が完成する。
このような形成方法によれば、フィールド絶縁膜のバー
スビー９３部分の端部にチャネルカット層の端部を一致
させることができて、狭チャネル効果とホットキャリア
の発生を抑制ないし低減させて、素子特性を安定させる
ことができる。
スビー９３部分の端部にチャネルカット層の端部を一致
させることができて、狭チャネル効果とホットキャリア
の発生を抑制ないし低減させて、素子特性を安定させる
ことができる。
且つ、上記実施例はＳｉａ Ｎ４膜のサイドエツチング
をおこなった後に、レジス［・膜をマスクにしてチャネ
ルカッ１−層形成用の不純物イオンを注入する例であっ
たが、その工程を逆にして、チャネルカット層形成用の
不純物イオンを注入した後、サイドエツチングをおこな
う方法を採っても同様の効果が得られるものである。
をおこなった後に、レジス［・膜をマスクにしてチャネ
ルカッ１−層形成用の不純物イオンを注入する例であっ
たが、その工程を逆にして、チャネルカット層形成用の
不純物イオンを注入した後、サイドエツチングをおこな
う方法を採っても同様の効果が得られるものである。
以上の説明から明らかなように、本発明によれば狭チャ
ネル効果とホットキャリアの発生が抑制されて素子特性
が安定化され、リーク電流が小さく素子特性の良い微細
な高集積化半導体装置を実現させることができる。
ネル効果とホットキャリアの発生が抑制されて素子特性
が安定化され、リーク電流が小さく素子特性の良い微細
な高集積化半導体装置を実現させることができる。
第１図（ａ）〜（ｆ）は本発明にかかる形成方法の工程
順断面図、 第２図（ａ）〜（ｅ）は従来の形成方法の工程ｌ１ｌＩ
ｉ面図、第３図（ａ）〜（ｄ）は従来の問題点を説明す
るための図である。 図において、 ４．２４はレジスト膜パターン、 ５．２５はフィールド絶縁膜、 ６．２６はｐ゛型チャネルカット層、 Ｓはサイドエツチング、 Ｂはバーズビーク、 １１ば素子形成領域、 １２はデー１〜電極膜、 １３はサイドウオール、 １４はソース令頁域、 １５は「レイン領域 を示している。
順断面図、 第２図（ａ）〜（ｅ）は従来の形成方法の工程ｌ１ｌＩ
ｉ面図、第３図（ａ）〜（ｄ）は従来の問題点を説明す
るための図である。 図において、 ４．２４はレジスト膜パターン、 ５．２５はフィールド絶縁膜、 ６．２６はｐ゛型チャネルカット層、 Ｓはサイドエツチング、 Ｂはバーズビーク、 １１ば素子形成領域、 １２はデー１〜電極膜、 １３はサイドウオール、 １４はソース令頁域、 １５は「レイン領域 を示している。
Claims (1)
- 【特許請求の範囲】 一導電型シリコン基板の表面を酸化して酸化シリコン膜
を生成し、該酸化シリコン膜上に酸化防止膜を形成する
工程と、 次いで、有機高分子膜をマスクにして酸化防止膜を選択
的にパターンニングする工程と、 次いで、前記有機高分子膜マスクを残存したまま、前記
酸化防止膜を等方性エッチングして、該酸化防止膜パタ
ーンの周囲部分をサイドエッチングする工程とを有し、 前記有機高分子膜をマスクにして前記一導電型シリコン
基板に選択的に一導電型不純物イオンを注入した状態で
、 前記有機高分子膜を除去した後、熱処理してフィールド
絶縁膜を形成し、同時にフィールド絶縁膜の下に一導電
型不純物からなるチャネルカット層を形成する工程が含
まれてなることを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1118350A JPH02296328A (ja) | 1989-05-10 | 1989-05-10 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1118350A JPH02296328A (ja) | 1989-05-10 | 1989-05-10 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02296328A true JPH02296328A (ja) | 1990-12-06 |
Family
ID=14734524
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1118350A Pending JPH02296328A (ja) | 1989-05-10 | 1989-05-10 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02296328A (ja) |
-
1989
- 1989-05-10 JP JP1118350A patent/JPH02296328A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6033998A (en) | Method of forming variable thickness gate dielectrics | |
| US4113515A (en) | Semiconductor manufacturing method using buried nitride formed by a nitridation treatment in the presence of active nitrogen | |
| US4258465A (en) | Method for fabrication of offset gate MIS device | |
| JPH0479142B2 (ja) | ||
| JP4093855B2 (ja) | 半導体素子の製造方法 | |
| US6441444B1 (en) | Semiconductor device having a nitride barrier for preventing formation of structural defects | |
| JP4582837B2 (ja) | 半導体装置の製造方法 | |
| JPH0794503A (ja) | シリコン基板の酸化方法 | |
| KR100763333B1 (ko) | 반도체 소자의 소자 분리막 형성 방법 | |
| KR100588658B1 (ko) | 반도체 장치의 모스 트랜지스터 제조 방법 | |
| JPH02296328A (ja) | 半導体装置の製造方法 | |
| US20020177327A1 (en) | Method for forming a gate dielectric layer by a single wafer process | |
| KR100806136B1 (ko) | 금속 게이트전극을 구비한 반도체소자의 제조 방법 | |
| KR100702118B1 (ko) | 반도체 소자의 제조방법 | |
| KR0167231B1 (ko) | 반도체장치의 격리방법 | |
| JPH02133929A (ja) | 半導体装置およびその製造方法 | |
| KR100529447B1 (ko) | 반도체 장치의 모스 트랜지스터 제조 방법 | |
| JPS60134469A (ja) | 半導体装置の製造方法 | |
| KR20060037776A (ko) | 원자층증착에 의한 게이트스페이서를 구비하는반도체소자의 제조 방법 | |
| KR100679810B1 (ko) | 보론의 침투가 방지된 반도체 소자 및 그 제조 방법 | |
| JPS59231863A (ja) | 絶縁ゲ−ト半導体装置とその製造法 | |
| JPH027558A (ja) | 半導体装置およびその製造方法 | |
| KR100225383B1 (ko) | 반도체 소자의 제조 방법 | |
| KR0170338B1 (ko) | 반도체 장치의 게이트 패턴 형성방법 | |
| JPH0758313A (ja) | 電荷転送素子とその製造方法 |